- 著者
-
Vithanage Ananda
猪俣 敦夫
岡本 栄司
岡本 健
金岡 晃
上遠野 昌良
志賀 隆明
白勢 政明
曽我 竜司
高木 剛
土井 洋
藤田 香
Jean-LucBeuchat
満保 雅浩
山本 博康
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会研究報告コンピュータセキュリティ(CSEC) (ISSN:09196072)
- 巻号頁・発行日
- vol.2008, no.45, pp.31-35, 2008-05-15
双線形写像を利用するペアリング暗号は、ユビキタスネットワークに適した新しい暗号プロトコルを実現できるため、近年注目されている。しかしながら RSA 暗号のような普及している公開鍵暗号より、演算時間が数倍必要であることが欠点であった。我々はペアリング暗号を高速に計算するため、ペアリングアルゴリズムの軽量化、FPGA 実装を経て、世界初となるペアリング演算 ASIC、"Pairing Lite" を開発し動作確認を行った。Pairing Lite のゲート数は約 200 000、動作周波数は 200MHz で、1 回のペアリング演算を 46.7μ 秒で行うことを確認した。Pairing cryptosystems that utilize a bilinear map have attracted much attention because they can create new cryptographic protocols suitable for ubiquitous networks. However, their calculation time is several times longer than that for RSAs. We have developed an ASIC for calculating a pairing, "Pairing Lite," that is the world's first ASIC implementation of the pairing through improving algorithms for calculating the pairing and implementing FPGA. The scale of the circuit for Pairing Lite is about 200,000 gates, its operating frequency is 200 MHz, and it takes only 46.7μseconds to calculate one pairing.