著者

柴田 誠也 本田 晋也 冨山 宏之 高田 広章

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 D (ISSN:18804535)

巻号頁・発行日

vol.J94-D, no.4, pp.657-670, 2011-04-01

---

組込みマルチプロセッサシステムの設計空間探索を効率化するためのシステムレベル設計環境 SystemBuilder-MPを開発した.本環境は,新規開発したマルチプロセッサ対応実装合成機能と複数の外部ツールを組み合わせ,設計から評価までのシステムレベル設計全体を支援する.実装合成機能は,プロセッサや専用ハードウェアへの割当を考えない高い抽象度で記述された機能記述と,ハードウェアアーキテクチャ,及び機能とハードウェア間のマッピングを入力として,組込みマルチプロセッサシステムの実装記述を自動合成する.合成結果は,SystemBuilder-MPが生成する外部ツール用設定ファイルを用いることで,手間なくシミュレーションやFPGAプロトタイプ実装により実行することができる.プロセスのマッピング変更,実装及び評価の繰返しを容易化することで,要求を満たすマッピングを探索する期間を短縮する.本環境を用いた設計の効率の高さを,MPEG-4デコーダの設計事例により示す.