著者
塩野 登
出版者
日本信頼性学会
雑誌
日本信頼性学会誌 信頼性 (ISSN:09192697)
巻号頁・発行日
vol.29, no.4, pp.198-205, 2007-07-01 (Released:2018-01-31)
参考文献数
26

CMOS LSIの高集積化・高性能化・低消費電力化は,基本構成要素のMOSFETの比例縮小則(スケーリング則)による微細化に基本を置き,その中心技術としてゲート酸化膜の薄層化がある.現状の最先端デバイスでは,その膜厚が2〜3nmとなり,物理的限界に近づいており,その代替技術として,高誘電率膜の開発が進められている.その高誘電率膜技術の開発の現状,問題点,信頼性上の着目点と現状について展望する.

言及状況

外部データベース (DOI)

Twitter (2 users, 2 posts, 1 favorites)

因みに、本当にデリケートな話をすれば、昨今の14nm以下のデバイスには、基本メタルゲートが使われてますが。 https://t.co/A9dwZTCGZx 結晶化構造を持っており、高温下での長期駆動をさせた場合、結晶化構造が崩れてしまうと、閾値電圧が変化して、回路の動作が正常に働かない恐れが出ます。 https://t.co/QK8NVfOQbF

収集済み URL リスト