著者

佐々木 敬泰 土江 竜雄 弘中 哲夫 児島 彰

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.1996, no.80, pp.215-220, 1996-08-27

被引用文献数

1

---

スーパスカラ・プロセッサでは,スーパスカラ度に見合う十分なデータ供給バンド幅を確保するため,ロード/ストア・ユニットの多重化を行う.しかし,同一サイクルに多重度分のロード/ストア命令を実行できなければ多重化したロード/ストア・ユニットに見合った性能向上は望めない.そこで,複数のロード/ストア命令に対応できるマルチポートのデータ・キャッシュの実現方式について検討する.To achieve enough data bandwidth balanced with superscalar degree, the load/store units must be multiplied. However if we don't have enough data bandwidth to process the load/store instructions provided by the multiple load/store unit every clock cycle, the multiplied load/store unit will be useless. This paper discuss the technique to implement multiport data cache that supplies enough bandwidth for multipled load/store requests.