著者

佐々木 敬泰 高山 毅 弘中 哲夫 藤野 清次

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.1997, no.76, pp.127-132, 1997-08-20

参考文献数

5

被引用文献数

1

---

本稿では,著者らが提案している投機的問合せ処理をマルチトランザクション環境下で高速に行う手法を提案する.投機的問合せ処理とは,ユーザが検索条件を入力する前の検索条件を考慮している間に,投機的に間合せ処理を開始することにより応答時間を短縮するものである.従来の実装方式では,投機のためのプロセス生成を動的に行っていたため、マルチトランザクション環境下において,通信/OSのオーバヘッドの累積が無視できず,応答時間が必ずしも十分短いとはいえなかった.本稿では,プロセスの起動を静的に行うことにより,上記オーバヘッドを低減することで高速化を行う.シミュレーション・プログラムを用いた評価によると,本稿の提案手法では,従来よりも応答時間の短縮が図れることがわかった.This paper proposes a methodology in order to reduce a response time of speculative query processing in multi-transactions environments. The speculative query processing is a technique, we propose to reduce a response time. That is, the DB system starts to process, in parallel some candidate queries corresponding to their distinct selection conditions before a single true selection condition is inputted. This paper proposes an effective algorithm for multi-transactions environments. With the algorithm, it is possible to keep the overheads down on communications and OS, and to reduce a response time. According to our experiments, this algorithm is more effective than the conventional method.

著者

佐々木 敬泰 土江 竜雄 弘中 哲夫 児島 彰

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.1996, no.80, pp.215-220, 1996-08-27

被引用文献数

1

---

スーパスカラ・プロセッサでは,スーパスカラ度に見合う十分なデータ供給バンド幅を確保するため,ロード/ストア・ユニットの多重化を行う.しかし,同一サイクルに多重度分のロード/ストア命令を実行できなければ多重化したロード/ストア・ユニットに見合った性能向上は望めない.そこで,複数のロード/ストア命令に対応できるマルチポートのデータ・キャッシュの実現方式について検討する.To achieve enough data bandwidth balanced with superscalar degree, the load/store units must be multiplied. However if we don't have enough data bandwidth to process the load/store instructions provided by the multiple load/store unit every clock cycle, the multiplied load/store unit will be useless. This paper discuss the technique to implement multiport data cache that supplies enough bandwidth for multipled load/store requests.

著者

徳永 和也 児島 彰 弘中 哲夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. CPSY, コンピュータシステム (ISSN:09135685)

巻号頁・発行日

vol.109, no.394, pp.19-24, 2010-01-19

---

FPGAはユーザが任意の論理回路を生成できるデバイスであり,多くの分野でハードウェア(HW)化による処理の高速化に利用されている.本研究室ではそのようなFPGAを複数有するリコンフィギャラブルコンピュータシステムの開発を行っている.今回,システム利用環境を整備する目的でFPGAに対する管理機能であるRC-OSの開発を行い,RC-OSが提供するサービスをアプリケーションが容易に利用するためにAPIライブラリの開発を行った.本稿では作成したRC-OSの実行環境として作成したプロトタイプHWである"RC-SYS1"上で動作させ,各サービス実行時間を測定した結果を示す.また,実際のアプリケーションとして2次元DCT処理を実行した場合の,アプリケーション実行時の総処理時間に占めるRC-OSによる処理時間の割合を机上計算により導出した結果を示す.

著者

羽田 隆二 福田 健 谷川 一哉 児島 彰 弘中 哲夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.287, pp.1-6, 2005-09-08

被引用文献数

1

---

再構成型アーキテクチャの中でも, 特に並列処理を前提とした動的再構成型アーキテクチャのコンパイラには, プログラムから最大限並列度を抽出することが求められる.さらに配置配線においては, ハードウェア資源を有効的に使う効率的な配置配線手法が求められる.現在本研究室で提案・開発しているPARSアーキテクチャ用の下流系コンパイラ(P-BEC)にも上記の様な性能が求められる.しかしながら現状のP-BECの配置配線処理において, プログラムの規模によってはレジスタ不足による配置が不可能な状況や, 配線資源不足による配線不可能な状況が存在する.それを回避するため, 現状の配置配線処理では, 配置や配線が不可能な状況を感知すると, 回避のための処理をプログラム内に追加する.結果, 配置配線処理において追加された処理により, 配置配線の前段階で抽出した並列度を損なってしまっており, アーキテクチャの本来の性能を引き出せているとは言えない.そこで, 本縞ではレジスタ資源の時分割利用によって, 配置不可能時の追加処理を軽減し, 配置と配線を同時に行うことで, 再配置時の自由度向上を実現する配置配線手法を提案する.提案した配置配線手法では従来と比較して最大で152%の速度向上が得られた.