- 著者
-
田中 真
内田 純平
宮岡 祐一郎
戸川 望
柳澤 政生
大附 辰夫
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)
- 巻号頁・発行日
- vol.104, no.478, pp.127-132, 2004-11-25
- 被引用文献数
-
4
レジスタ分散型アーキテクチャを用いると,レジスタ間データ転送を利用することによって配線遅延が回路の性能に与える影響を削減することが可能であるが,高位合成のスケジューリングの段階からフロアプラン情報を考慮する必要がある.本稿では,レジスタ分散型をターゲットアーキテクチャとし,(1)スケジューリング,(2)レジスタバインディング,(3)モジュール配置,の工程を繰り返し,(3)から得られたフロアプラン情報を(1),(3)の工程にフィードバックすることによって,解(合成結果)を収束させる高位合成手法を提案する.提案手法により,フロアプランを考慮したレジスタ間データ転送を用いた回路を解として得ることが可能となる.また,計算機実験によって,提案手法の有効性を示す.