著者
永田 真 土方 克昌 永井 仁 森江 隆 岩田 穆
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)
巻号頁・発行日
vol.100, no.41, pp.13-18, 2000-05-04

CMOSに比べて33%以下の基板雑音振幅を実現するReduced Supply CMOSを提案する。この効果は、高速論理スイッチング動作のための電荷再分布を担う電荷溜と、その消費電荷を外部電源から充電する時定数を最適化することで得られる。提案回路および従来の論理回路構成の基板雑音発生量を比較するために、ゲイン校正した設計帯域2GHzのソースフォロワによりレベルシフトした基板電位をラッチコンパレータで読み出す手法を開発し、基板雑音を100ps, 100μV分解能で定量的に測定した。

言及状況

Twitter (1 users, 1 posts, 0 favorites)

こんな論文どうですか? AD混載LSIのための基板雑音低減化デジタル回路設計法(永田真ほか),2000 http://id.CiNii.jp/N5EVL

収集済み URL リスト