Ceek.jp Altmetrics (α ver.)
文献ランキング
合計
1ヶ月間
1週間
1日間
文献カレンダー
新着文献
すべて
2 Users
5 Users
10 Users
新着投稿
Yahoo!知恵袋
レファレンス協同データベース
教えて!goo
はてなブックマーク
OKWave
Twitter
Wikipedia
検索
ウェブ検索
ニュース検索
ホーム
文献詳細
1
0
0
0
ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)
著者
多田 十兵衛
江川 隆輔
後藤 源助
中村 維男
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. SIP, 信号処理
(
ISSN:09135685
)
巻号頁・発行日
vol.105, no.350, pp.31-35, 2005-10-14
被引用文献数
4
本研究では, 回路の大規模化に伴うリーク電流による消費電力の増大を抑えることを目的として, 小規模な演算器で高速に演算を行なう手法を提案する.演算内のビットレベル並列性に着目し, 高ビット幅の演算を低ビット幅の演算器で行い, さらに回路をウェーブパイプライン化することで高速かつ小規模化な回路を実現する.また, シミュレーションにより提案手法の有効性を示す.
言及状況
変動(ピーク前後)
変動(月別)
分布
Twitter
(1 users, 1 posts, 0 favorites)
こんな論文どうですか? ビットレベル並列性を利用した演算器の小規模化(プロセッサ, DSP, 画像処理技術及び一般)(多田 十兵衛ほか),2005 http://t.co/3ErKkA3epD
収集済み URL リスト
https://ci.nii.ac.jp/naid/110003502611
(1)