著者

小池 恵介 太田 淳 大島浩太 藤波 香織 郡 信幸 竹本 正志 中條拓伯

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.53, no.12, pp.2740-2751, 2012-12-15

---

Android端末におけるJava実行の高速化とともに,さまざまなネットワークプロトコルへの対応や,種々のセンサへの柔軟な接続が求められている.そのために,FPGAを活用したReconfigurable Androidを提案し,その有効性,可能性を検証することを目指す.本稿では,Reconfigurable Androidの概念について述べ,FPGAボードにプロセッサカードを搭載したシステムにAndroidを移植し,FPGAによるアクセラレータを実装し,ハードウェア実行可能なJavaのソース部分をFPGA上で実行することにより全体の性能向上を実現する.Dalvik VMが稼働するIntel AtomプロセッサとFPGAとの間において,PCI Expressインタフェースの実装を完了し,DMA転送により150 MByte/secの通信性能を確認した.さらに,FPGAアクセラレータによるAndroidの高速化手法について述べ,実験環境および,プロセッサとFPGA間の通信性能について報告し,アクセラレーションによる性能評価を示す.

著者

堤智昭 大島浩太 中條拓伯

雑誌

マルチメディア、分散協調とモバイルシンポジウム2014論文集

巻号頁・発行日

vol.2014, pp.1581-1587, 2014-07-02

---

ネットワークの高速化やサーバ仮想化技術の発達により、クラウドコンピューティングに代表される複数のノードが協調して動作を行う分散処理型サービスやネットワーク仮想化が普及している.一方,マイクロ秒やナノ秒レベルの精度でノード間の時刻を同期可能なIEEE1588 PTPv2が登場した.本研究では,高精度に時刻同期されたノードを用いた分散処理制御方式を提案する.これをタイムアウェア型分散処理制御と名付ける.本方式では,予め時刻に応じていつどのような処理を実行するかを記述した動作シナリオと時刻に従ってシステム内のノードをデータが渡り歩き処理が進行する.処理状況確認パケットを送らずとも他ノードの状況を確認でき,効率的な計算資源の割り当てが可能である.方式の実現にあたり,通信遅延やノードの性能や特性に起因する遅延の影響を把握,吸収することが課題となる.そこで,動的に動作シナリオを補正するための処理時刻補正のモデル化を行った.提案方式の有効性を確認するための原理実験用ソフトウェアを開発してプロトタイプシステムを構築し,処理時刻補正のモデルに基づいた処理タイミング補正が正確な時刻に沿った処理において有効であることを確認した.