- 著者
-
山村 周史
青木 孝
安藤寿茂
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)
- 巻号頁・発行日
- vol.2007, no.79, pp.61-66, 2007-08-01
- 被引用文献数
-
2
我々は,ペタスケールシステム向けのプロセッサアーキテクチャの検討を行っている.ペタスケール規模の科学技術計算アプリケーションを高速に実行するためには,大量の浮動小数点演算を高効率で処理できなければならない.これを実現するために,我々は,既存のスカラプロセッサに対して, SIMD 演算ユニットを拡張装備するアーキテクチャを提案する. HPL および PHASE の主要計算ルーチンを対象として,シミュレーションにより本アーキテクチャの性能評価を行い,その有効性について述べる.A processor for a peta-scale supercomputer requires achieving high floating point performance with high energy efficiency. To meet these requirements, we propose an architecture with the combination of a high performance superscalar processor core and wide SIMD processing elements. In this paper, we evaluate its performance and effectiveness with an architecture simulator using math kernels of HPL and PHASE.