著者

室屋 友和 橋本 匡史 高林 宏忠 黒木 修隆 沼 昌宏

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告システムLSI設計技術(SLDM) (ISSN:09196072)

巻号頁・発行日

vol.2000, no.37, pp.41-47, 2000-05-11

---

内部の論理を電気的に書替え可能なLSIであるFPGAとメモリから構成された汎用エンジンRM-V (Reconfigurable Machine-V)を対象とする,高位合成システムRMAC-V (Reconfigurable Machine Application Compiler for RM-V)を開発した。本システムでは,C言語による動作記述を入力し,RTレベルのVHDL記述を合成する。アプリケーションのメモリ・アクセスに要するクロック数を削減するために,マルチクロック・スケジューリングと行アドレスの先行入力を提案している。WTE(Wavelet Transform Engine)を用いた実験の結果,従来手法と比較して総クロック数が33%削減される効果が確認された。This paper presents a high-level synthesis system, called RMAC-V (Reconfigurable Machine Application Compiler for RM-V), for applications using SDRAMs implemented on the flexible architecture of RM-V (Reconfigurable Machine-V) combining FPGAs and memories. Given an application program written in the C language, RMAC-V produces an RT-level hardware description in VHDL. To reduce the cock counts needed to access memories, RMAC-V introduces two techniques: multi-clock scheduling and preloading row address. Experimental results on Wavelet Transform Engine (WTE) have shown 33% fewer total clock counts than those with conventional method.