著者

岡田 英明 喜連川 優

出版者

東京大学生産技術研究所

雑誌

生産研究 (ISSN:0037105X)

巻号頁・発行日

vol.46, no.3, pp.184-187, 1994-03

---

小特集 機能エレクトロニクス研究センター

著者

岡田 英明 喜連川 優 高木 幹雄

雑誌

全国大会講演論文集

巻号頁・発行日

vol.45, pp.253-254, 1992-09-28

---

ソーティングネットワークを初めとして、並列ソーティングアルゴリズムは多数提案されており、最近では超並列計算機上への実装についても報告されるようになった。しかし逐次型と違い、並列ソーティングの場合は比較的計算量やメモリアクセスの他に、ネットワークを介したデータの移動を考慮しなくてはならなくなるため、プロセッサ数、データ数によって最適なアルゴリズムは異なる。異なるアーキテクチャを持つ計算機ではなおさらのことである。そこで本論文ではデータパラレル超並列計算機におけるデータ数、プロセッサ数に適応したソーティングについて述べるとともにアーキテクチャに応じたソーティングについて考察する。今回使用したのは、MasPar MP-1というSIMD型の超並列計算機である。MP-1は4bitのPEを2次元格子上に配置し、隣接する8方向のPEと通信が可能であるX-netと、多段クロスパ結合による汎用通信網ルータを備えている。PE数は1Kである。ソート対象は32bit整数のキーのみとし、以下の説明においてPをPE数、Nをデータ数とする。また、グラフ中の処理時間はPEあたりのデータ数で正規化している。