- 著者
-
小林 良太郎
小川 行宏
岩田 充晃
安藤 秀樹
島田 俊夫
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会論文誌 (ISSN:18827764)
- 巻号頁・発行日
- vol.42, no.2, pp.349-366, 2001-02-15
- 参考文献数
- 25
- 被引用文献数
-
7
近年のマイクロプロセッサは,スーパスカラ・アーキテクチャにより,より多くの命令レベル並列(ILP: Instruction-Level Parallelism)をプログラムより引き出し高性能化を図ってきた.しかし,この方法は,スーパスカラ・プロセッサが引き出すことのできる命令レベル並列の限界や,ハードウェアの複雑さの増加により,限界が見え始めてきた.これを解決する1つの方法は,ILPに加えスレッド・レベル並列(TLP: Thread-Level Parallelism)を利用することである.本論文では,レジスタ値の同期/通信機能を備え,複数のスレッドを並列に実行するSKYと呼ぶマルチプロセッサ・アーキテクチャを提案する.SKYは,非数値計算応用で高い性能を達成することを目的としている.このためには,細粒度のTLPを低オーバヘッドで利用することが要求され,SKYでは,命令ウィンドウ・ベースの同期/通信機構と呼ぶ機構を新たに導入した.この機構は,従来のレジスタ・ベースの同期/通信機構と異なり,受信待ちの命令に後続する命令の実行を可能にするノンブロッキング同期を実現している.これにより,TLPとILPを同時に最大限利用することを可能とする.SPECint95を用いた評価により,8命令発行の2つのスーパスカラ・プロセッサにより構成したSKYは,16命令発行のスーパスカラ・プロセッサに対して,最大46.1%,平均21.8%の高い性能を達成できることを確認した.Current microprocessors have improved performance by exploiting more amount of instruction-level parallelism (ILP) from a program through superscalar architectures.This approach, however,is reaching its limit because of the limited ILP available to superscalar processors and the growth of their hardware complexity.Another approach that solves those problems is to exploit thread-level parallelism (TLP) in addition to ILP.This paper proposes a multiprocessor architecture, called SKY,which executes multiple threads in parallel with a register-value communication and synchronization mechanism.The objective of SKY is to achieve high performance in non-numerical applications.For this purpose, it is required to exploit fine-grain TLP with low overhead.To meet this requirement,SKY introduces an instruction-window-based communication and synchronization mechanism.This mechanism allows subsequent instructions to waiting instructions for receiving registers to be executed unlike previously proposed register-based mechanisms.This capability enables fully exploiting both TLP and ILP.The evaluation results show that SKY with two eight-issue superscalar processors achieves a speedup of up to 46.1% or an average of 21.8% over a 16-issue superscalar processor.