著者

高木 秀樹 李 鼎超 石井 直宏

雑誌

全国大会講演論文集

巻号頁・発行日

vol.55, pp.1-2, 1997-09-24

---

命令レベルでの並列実行が可能な計算機アーキテクチャの代表的なものとして, スーパースカラアーキテクチャがある。スーパースカラプロセッサでは, 機能ユニットで生成された変数の値は, 一旦リオーダバッファに入れられる。そして, リオーダバッファからリタイアした後でレジスタに書き込まれる。そのため, リオーダバッファのエントリのサイズよりも生存区間か短い変数は, リオーダバッファ内でその生存区間を終え, レジスタからは読み出されない。これらの変数をレジスタファイルに書き込むことは, 無駄な書き込みとなる。本稿では, 限られた資源であるレジスタをより効率良く利用するために, 無駄な書き込みを軽減するための, アーキテクチャサポートの検討を行なう。

著者

高木 秀樹 李 鼎超 石井 直宏

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.1997, no.76, pp.109-114, 1997-08-20

---

プログラム中で使用される変数の大部分は、その生存区間がわずか数命令であるという意味で、shortである。スーパースカラプロセッサでは、これらのshortな変数は、リオーダバッファ内で処理される。これらの変数は、レジスタファイルから読み出されないため、レジスタファイルに書き込むのは無駄である。本稿では、このような無駄な書き込みを軽減し、レジスタアクセスを抑制するためのアーキテクチャサポートの検討を行う。A significant number of program variables are short in the sense that their live range are only few instructions. In superscalar processors using the reorder buffr, their live range may occur within the reorder buffer. Because none of value produced by these variable, would be ever obtained from the register file, they do not need to be written back to the register file. In this paper, we present the architecture support to reduce the number of register access.