著者

羽田 隆二 福田 健 谷川 一哉 児島 彰 弘中 哲夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.287, pp.1-6, 2005-09-08

被引用文献数

1

---

再構成型アーキテクチャの中でも, 特に並列処理を前提とした動的再構成型アーキテクチャのコンパイラには, プログラムから最大限並列度を抽出することが求められる.さらに配置配線においては, ハードウェア資源を有効的に使う効率的な配置配線手法が求められる.現在本研究室で提案・開発しているPARSアーキテクチャ用の下流系コンパイラ(P-BEC)にも上記の様な性能が求められる.しかしながら現状のP-BECの配置配線処理において, プログラムの規模によってはレジスタ不足による配置が不可能な状況や, 配線資源不足による配線不可能な状況が存在する.それを回避するため, 現状の配置配線処理では, 配置や配線が不可能な状況を感知すると, 回避のための処理をプログラム内に追加する.結果, 配置配線処理において追加された処理により, 配置配線の前段階で抽出した並列度を損なってしまっており, アーキテクチャの本来の性能を引き出せているとは言えない.そこで, 本縞ではレジスタ資源の時分割利用によって, 配置不可能時の追加処理を軽減し, 配置と配線を同時に行うことで, 再配置時の自由度向上を実現する配置配線手法を提案する.提案した配置配線手法では従来と比較して最大で152%の速度向上が得られた.