著者

伊藤 涼 鈴木 隼人 千葉 諒太郎 佐野 健太郎 山本 悟

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.113, no.418, pp.1-6, 2014-01-21

---

近年のFPGAの応用範囲の拡大に伴い,抽象度の高い言語によってハードウェア設計を行う高位合成技術の研究が重要性を増しつつある.本研究室では,FPGAを用いたストリーム計算専用計算機の開発を行ってきたが,回路規模の大規模化により,アルゴリズム設計からハードウェア実装までの時間短縮による生産性の向上が強く望まれている.そこで,本研究では,特定の数値計算問題に特化したストリーム計算回路を自動生成するコンパイラ(Stream Processor Generator,SPGen)を提案する.本論文では,SPGenの目的および要求仕様を説明した後に,その実装について述べる.

著者

中野 浩嗣 伊藤 靖朗 川上 賢介 重本 耕司

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.109, no.198, pp.79-84, 2009-09-10

被引用文献数

3

---

本稿では,単純,スケーラブル,かつポータブルで,FPGAに実装可能なTiny processing systemを提案する.このシステムは,16-bitのプロセッサ,クロスアセンブラ,クロスコンパイラを含んでいる.このシステムのソースコードは極めて少なく,16-bitのプロセッサはVerilog HDLで268行で書かれている.クロスアセンブラは38行のPerlスクリプトである.クロスコンパイラは,23行の字句解析のためのFlex文法ファイルと,90行の構文解析とコード生成のためのBison文法ファイルから構成される.よって,このTiny processing systemは容易に理解でき,機能拡張も難しくない.このシステムの教育と小型組込みシステムへの応用を示す.

著者

津野田 賢伸 高田 雅士 秋田 庸平 田中 博志 佐藤 真琴 伊藤 雅樹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.451, pp.37-41, 2005-11-24

被引用文献数

31 7

---

動的に機能を変更可能なALUを二次元配列状に接続した演算セルアレイをベースとし, 各種ホストCPUと接続可能なディジタルメディア処理向け動的再構成プロセッサであるフレキシブルエンジン(Flexible Engine/Generic ALU array, FE-GA)を開発した.FE-GAは, 自由度の高い内部データ転送を可能とするクロスバネットワーク, 多バンクの演算用ローカルメモリに加え, コンフィギュレーションデータの効率的な2レベルの階層記憶とバックグラウンド転送, および自律的に動作するシーケンス制御を可能とする周辺機能モジュールを備え, 独立性の高いサブシステムとして動作することを特徴とする.

著者

西川 尚紀 岩井 啓輔 黒川 恭一

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.109, no.395, pp.107-112, 2010-01-19

---

並列計算プラットフォームとしてGPGPUが注目されており,CUDAがその開発環境として大きなシェアを占めるに至っている.CUDAではスレッド数やスレッドブロック数等のパラメータ決定はプログラマに責任があり,反復実験により最適値を求めているのが現状である.このため,我々は暗号処理のCUDA実装に対してスレッド数等を自動で最適化するモデルの構築を試みている.本稿では,その第一段階として,AESのCUDA実装に対し平文のデータ型,メモリ配置方法,計算粒度を変化させ,これらの条件がパフォーマンスに与える影響について分析を行った結果を示す.その結果,条件の違いにより最大6.6倍の性能差が生じ,(1)上限に近いスレッド数の確保よりもメモリアクセスの最適化を優先する実装が有効,(2)16Byte/Threadの計算粒度は4Byte/Thread,1Byte/Threadに対しGPUのパフォーマンスを引き出しやすい傾向にある,(3)平文のデータ型の違い,平文のメモリ配置方法,計算粒度がパフォーマンスに影響を与える,という知見が得られた.また,unsigned character及びarray of structureとして共有メモリに格納された平文に対して4Byte/Threadの計算粒度でのAES暗号化を行った場合にGPUの最大性能を引き出し,このときCore i7-920 2.66GHz CPU上での通常実装に対して約47倍の高速化が確認された.

著者

岩岡 洋 長名 保範 吉見 真聡 小嶋 利紀 西川 由理 舟橋 啓 広井 賀子 柴田 裕一郎 岩永 直樹 北野 宏明 天野 英晴

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.287, pp.61-66, 2005-09-08

被引用文献数

6

---

計算機を利用した生化学反応のシミュレーションが行なわれるようになってきた。大規模なシミュレーションモデルを扱う場合、膨大な計算時間を要するため、FPGAを用いてシミュレーションを高速化する研究が行われている。しかし、これまでの研究は主としてアルゴリズムの高速化であり、ユーザの利便性は考えられていなかった。そこでシステム生物学ではデファクトスタンダードとして用いられているモデル記述言語SBMLを利用可能とするためのインタフェイスソフトウェアを実装し、その際のオーバーヘッドなどの評価を取った。

著者

伊吹山 秋彦 濱田 剛 中里 直人 奥山 祐市

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.106, no.247, pp.7-12, 2006-09-08

被引用文献数

9

---

2次元Kolmogorov Smirnovテスト(KSテスト)[3],[5]は,2つの2次元分布が同じであるか,あるいはどの程度異なっているかを評価する手法である.KSテストは計算量がデータ数の2乗のオーダで増加するため,これまで応用事例は限られたものしかなかった.今回,我々は2次元KSテストの最も計算時間を要する部分が粒子シミュレーションの粒子間相互作用のかたちで表すことができることに着目し,PROGRAPE-4ボードを用いて高速に実行することに成功した.本稿ではPROGRAPE-4による2次元KSテストの実装の詳細と性能評価を示すとともに,天体物理学分野での応用例を示す.

著者

木下 修平 並木 滋 清水 尚彦

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.106, no.247, pp.49-54, 2006-09-08

---

本稿では1チップのFPGA上で実現したIBMPC互換システムの開発について述べる。本開発はコンピュータシステム開発の実践教育の一環として行い、2006年がIBM PCの25周年にあたるため、IBM PC互換システムを教育の題材とした。開発は高位のHDL(Hardware Discription Language)であるSFL(Structured Function description Language)を用いてすべてのハードウェアの論理設計を行った。実装ボードはALTERA社のCyclone FPGAを搭載するUP3ボードである。必要なサブシステムをFPGAにすべて実装したため、外部バスは存在しない。周辺回路を全て含んだロジックセルは9894であった。また論理合成結果より、CPUは49.09MHz、SDRAMは128.78MHzで動作可能であり、それぞれ48MHz、100MHzで動作させた。OSはFreeDOSを用いており、IBM PC互換のBIOSは我々が開発した。

著者

中原 啓貴 知識 陽平 岩井 一正 中西 裕之

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.113, no.325, pp.1-6, 2013-11-20

---

電波望遠鏡は天体から放射される電波を受信し,解析を行う装置である.分光器は受信した電波に対してFFTを行い,周波数スペクトルを出力する,太陽電波バーストは極めて短時間に変化する現象であるため,時間分解能に優れた高速なFFTが必要である.本論文では,Six-Step FFTアルゴリズムに基づく並列FFT回路の実現法について述べる.提案FFTはN点FFTを6ステージのパイプライン処理で実行する.第1,3,6ステージは転置回路で実現する.第2,5ステージはP並列√<N>点FFTで実現する.第4ステージはP点ひねり係数回路で実現する.提案回路は転置回路を必要とするが,N点FFTを√<N>点FFTに分解するため,FFT回路の面積を押さえることができ,並列化実現に向く.提案並列FFTをXilinx社Virtex 7 VC707評価ボードに実装して既存手法と比較を行い,提案並列FFTは4.52〜22.64倍高速であった.

著者

武井 康浩 張山 昌論 亀山 充隆

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.114, no.75, pp.79-83, 2014-06-04

---

ノード数,エッジ数が非常に大きいグラフにおける最短経路問題は,様々な分野で応用されている.しかしながら,ダイクストラ法などの最短経路検索アルゴリズムは,複雑な処理が含まれているため,GPUなどのアクセラレータを用いた高速化が難しい.本稿では,FPGAを用いた最短経路検索アルゴリズムのための専用アクセラレータを提案している.大規模グラフを効率的に処理するアーキテクチャを設計するために,タスク並列スケジューリング法,メモリ上のグラフデータ構造について考察している.性能評価の結果から,Altera StratixVに約80万ノードを有するグラフを処理するアーキテクチャを実装することが可能であり,Intel Core i7と比べてサイクル数あたりの効率が良い処理を実現することを確認した.

著者

小曽根 真 平瀬 勝典 飯塚 和久 平松 達夫 木村 晋二

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.107, no.225, pp.35-40, 2007-09-13

被引用文献数

4

---

カーチューナLSIでは,受信処理のソフトウェア化が望まれており,カーチューナ処理に適したプロセッサが求められている.本稿では,カーチューナ向けプロセッサとして独自開発したALUアレイベースのリコンフィギュラブルプロセッサのアーキテクチャとコンパイラについて明らかにするとともに,本プロセッサを用いて試作した放送受信機について述べる.本プロセッサは,ALUをアレイ状に配置しており,ALU間の接続に独自の制限を加えている.本プロセッサの処理内容はC言語で記述し,本コンパイラはデータフローグラフを介した独自のコンパイル手法を用いて処理する.本放送受信試作機では,本プロセッサ上に地上波デジタルテレビ「ワンセグ」とFMラジオの復調処理を実装し、実放送波によるそれらのリアルタイム復調とソフトウェアの変更による復調処理の切り替えを実現した.これは,カーチューナ向けプロセッサとしての本プロセッサの有用性を実証するものである.

著者

日置 雅和 河並 崇 松本 洋平 堤 利幸 中川 格 関川 敏弘 小池 帆平

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.109, no.198, pp.37-42, 2009-09-10

被引用文献数

3

---

我々の研究グループは,ソフトウェアとハードウェアの観点から,電力を再構成可能なFPGAである"Flex Power FPGA"の予備的評価を行ってきた.今回,我々はFPGAとしての回路再構成機能に加えて,電力再構成機能を有するFlex Power FPGAチップの設計と試作を90nm CMOS技術で行った.また,デバイス設計と同時に,Flex Power FPGAのための専用ソフトウェアを開発した.専用ソフトウェアを用いて16ビットカウンタ回路のビットストリームを生成しチップへ実装した.その結果,設計したチップ上で16ビットカウンタの完全動作を確認した.

著者

川合 浩之 安永 守利

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.111, no.218, pp.69-74, 2011-09-19

---

本研究では,FPGAの動的部分再構成をリモートから実行するための基礎実装を行う.はじめに,FPGAボードをイーサネットに接続し,遠隔からのデータを受信出来るようにする.その際,Xilinxが提供するマイクロカーネルであるXilKernelと軽量TCPスタックであるlwIPを実装する.これらの制御はソフトコアCPUであるMicroblazeによって行われる.次に,指定したLUTのみを動的に書き換えるための構造を実装する.この構造により,FPGA内の組合せ回路を動的に再構成することが可能となる.本システムを用いることで,FPGAベンダが提供する統合ソフトウェアを用いることなく,遠隔から動的部分際構成を行うことが可能となる.また,本システムを既に我々が提案している高速パターン認識手法であるDP-DDI(Dynamic and Partial Direct Data Implementation)へ適用し,本研究の有効性を示す.

著者

佐藤 真琴 田中 博志 津野田 賢伸 高田 雅士 秋田 庸平 伊藤 雅樹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.451, pp.55-60, 2005-11-24

被引用文献数

10

---

無線LANや音声・画像処理等, 規格が次々に生まれ, 高い処理性能が要求される分野において動的再構成可能プロセッサが注目を集めている.我々は同プロセッサとして, 性能面積比の向上を狙ったFE-GAの研究開発を進めている.本論文では, Fast Fourier Transform (FFT)のFE-GA向けアルゴリズムの考案, FE-GAへのマッピング, 主演算器利用率と呼ぶ性能評価指標の提案, 及び性能評価を行った.その結果, 2048点FFTに対して乗算器に対する主演算器利用率は96%となり, 本アーキテクチャはFFTに対して性能面積比が高いことがわかった.

著者

佐藤 祥爾 田中 和明 安部 憲広

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.106, no.393, pp.27-29, 2006-11-22

---

ロボットの制御を目的として,画像処理による環境認識や障害物回避などの手法が提案されている.このような制御で必要なのは,画像データそのものではなく,画像に対して何らかの処理を行った結果である.この結果を得るために,画像処理をハードウェアで行い,必要とする処理結果のみを得ることのできるハードウェアを設計している.カメラの画像に対して,リアルタイムに目的とする画像処理を行い,画像処理の結果を得る.適用する環境や目的によって,画像処理の内容が異なるため,画像処理の柔軟性を保証するためにFPGAを使った.

著者

土肥 慶亮 頼田 祐二 柴田 裕一郎 小栗 清

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.111, no.31, pp.7-12, 2011-05-05

---

本稿では,拡張現実(AR)技術の一種であるPTAMで用いられているFAST Corner Detectionの,ストリーム処理を用いたFPGA上での実装を示す.機械学習付きFAST Corner Detectionをコンパクトなハードウェアで実装する上での問題の一つとして,膨大な数のコーナーパターンとのマッチング処理が上げられる.我々は,コーナーパターンの判別式の分割と,回転や反転などの対称性を利用したコーナーパターンの圧縮手法を提案する.提案手法により,組み合わせ回路としてコーナーパターンのマッチング処理が実現できる.FPGA上に実装した機械学習付きFAST Corner Detectionは,リアルタイム処理を実現し,その際のスライス利用率はVirtex-5 FPGAにおいて7〜9%であった.

著者

天野 英晴 長谷川 揚平 中村 拓郎 西村 隆 TANBUNHENG Vasutan

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.106, no.247, pp.19-24, 2006-09-08

被引用文献数

7

---

動的リコンフィギャラブルプロセッサ用の簡単かつ効率の良いコンテキスト制御機構およびコンフィギュレーション手法を提案し、プロトタイプチップMuCCRA(Multi-Core Configurable Reconfigurable Array)-1への実装と評価について示す。まず、コンテキストカウンタをベースとしたコンテキスト間接分岐方式を用いたコンテキスト制御を提案する。この方法は、コンテキストの飛び先をPEアレイ上のデータが指定する方法で、状態遷移表が必要がなく、高速かつコストが小さい。また、I/O操作とコンフィギュレーションデータ操作をほぼ同様のダブルバッファを用いて制御するセミシンメトリックコンフィギュレーション方式を提案した。コンフィギュレーションデータをRoMultiC機構を用いてマルチキャストすることで、コンフィギュレーションデータ転送時間はほぼ隠蔽することができる。Rohm社0.18μmCMOSプロセスによる合成の結果、これらの制御機構の占める面積はPEアレイ全体の3%以下であることが明らかになった。

著者

河並 崇 日置 雅和 堤 利幸 中川 格 関川 敏弘 小池 汎平

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.288, pp.31-36, 2005-09-09

被引用文献数

13

---

Flex Power FPGAはトランジスタのしきい値電圧を電気的に制御することにより, 高速化と低消費電力化を可能とした新しいアーキテクチャである.本稿では, Flex Power FPGAにおいて最適なしきい値電圧を設定する低消費電力探索アルゴリズムの検討を行う.

著者

中嶋 将太 福井 正博

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.108, no.414, pp.129-134, 2009-01-22

---

近年,LSIの微細化,高性能化に伴い,設計時間の短期化や高性能を維持したままでの低消費電力化といったことが求められるようになった.これらの要求をかなえるために,デザインプロセスにおいて,高いレベルですばやく電力や遅延時間を見積もるということが非常に重要である.本稿ではRTLにおける遅延マクロモデルの提案を行っている.このモデルはV_<dd>,V_tのばらつきに対してトランジスタレベル並みの精度を目標としている.モデル化の手法,及び寄生容量の考慮などに関する検討内容と実験結果について示す.

著者

羽田 隆二 福田 健 谷川 一哉 児島 彰 弘中 哲夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.287, pp.1-6, 2005-09-08

被引用文献数

1

---

再構成型アーキテクチャの中でも, 特に並列処理を前提とした動的再構成型アーキテクチャのコンパイラには, プログラムから最大限並列度を抽出することが求められる.さらに配置配線においては, ハードウェア資源を有効的に使う効率的な配置配線手法が求められる.現在本研究室で提案・開発しているPARSアーキテクチャ用の下流系コンパイラ(P-BEC)にも上記の様な性能が求められる.しかしながら現状のP-BECの配置配線処理において, プログラムの規模によってはレジスタ不足による配置が不可能な状況や, 配線資源不足による配線不可能な状況が存在する.それを回避するため, 現状の配置配線処理では, 配置や配線が不可能な状況を感知すると, 回避のための処理をプログラム内に追加する.結果, 配置配線処理において追加された処理により, 配置配線の前段階で抽出した並列度を損なってしまっており, アーキテクチャの本来の性能を引き出せているとは言えない.そこで, 本縞ではレジスタ資源の時分割利用によって, 配置不可能時の追加処理を軽減し, 配置と配線を同時に行うことで, 再配置時の自由度向上を実現する配置配線手法を提案する.提案した配置配線手法では従来と比較して最大で152%の速度向上が得られた.