著者

中西 恒夫 福田 晃

雑誌

情報処理学会研究報告システム評価(EVA)

巻号頁・発行日

vol.2002, no.13(2001-EVA-002), pp.163-170, 2002-02-14

---

CMOS 回路の消費電力はビット反転の数に比例する.本稿では,CMOS 回路の電力消費を削減するべく,ビット反転数が最小化されるように符号を再割当する問題を,二次整数計画問題として定式化する.大規模な二次整数計画問題を短時間で解析的に解くことはいまだ困難であるため,本稿ではシミュレーテッドアニーリングを用いてこの二次整数計画問題を解く.符号再割当の結果,ビット反転数は 0% から 51.6% まで削減できたが,同時に削減率はファイルの種類や符号のビット幅に大きく依存することがわかった.