著者

羽生 貴弘 夏井 雅典

出版者

東北大学

雑誌

基盤研究(B)

巻号頁・発行日

2010-04-01

---

本研究課題では,設計マージンのリラックス化,ならびに総合的なVLSIの高性能化・高歩留り化を実現する新概念VLSI設計技術の構築を目的とし,不揮発性記憶素子とシリコン集積回路を組み合わせることで製造後および動作中に集積回路の特性を調整できるPVTバラつきフリー回路方式,ならびに上述したバラつきを十分小さくする回路パラメータ自動調整技術に関する研究を行った.