著者
永井 靖 中越 洋 平 重喜 岩嵜 正明
出版者
The Institute of Electronics, Information and Communication Engineers
雑誌
電子情報通信学会論文誌 A (ISSN:09135707)
巻号頁・発行日
vol.J96-A, no.1, pp.22-33, 2013-01-01

ハードウェアアクセラレータを含むシステム設計では,早い工程でのハードウェアとソフトウェアの機能分割が課題である.この課題に対し,我々は新規回路の記述前に性能を予測し必要性能を満足するハードウェア化機能を設計するDFSMBT手法[14]を提案した.しかし,多重タスク環境を採用し,動作周波数が未定なシステムの設計では,DFSMBT手法の適用は困難である.多重タスク環境ではシステムの動作が単純な繰返しとならず,加えて,動作周波数が変化するとアクセラレータのシステム全体性能に対する寄与率が変化する.このため,手作業では性能の予測が難しい.本論文では,再利用可能なハードウェアモジュールとソフトウェアを組み合わせたシミュレータを用い,設計システムのメモリアクセスパターンを把握し,システム性能を予測する改良DFSMBT手法を提案する.そして,本手法をネットワーク暗号アクセラレータシステムの開発に適用した例を示す.また,開発前の予測と実機における性能を実測比較し,本手法の有効性を示す.

言及状況

Twitter (1 users, 1 posts, 0 favorites)

ネットワーク暗号アクセラレータってなんじゃろ?SSLアクセラレータかしら? watching: 組込み機器向けアクセラレータシステムの設計手法とネットワーク暗号アクセラレータへの適用 http://t.co/OsNxUiFg

収集済み URL リスト