著者

岩嵜 正明 竹内 理 中野 隆裕 中原 雅彦 谷口 秀夫

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌コンピューティングシステム(ACS) (ISSN:18827829)

巻号頁・発行日

vol.48, no.8, pp.165-178, 2007-05-15

参考文献数

8

---

従来,我々は,高精度周期スケジューリング機能を実現するOSカーネルTactixを基盤に,実時間通信に不可欠な帯域保証技術を開発してきた.しかしながら,ビデオ会議等への応用で課題となるルータ多段接続時の遅延時間に関しては考慮されていなかった.本論文では,周期送信機能を持ったパケットスケジューラ内部での遅延発生メカニズムを詳細に分析し,帯域保証とともに遅延時間の低減を可能とする改善方式を提案する.また,この改善方式よるルータ多段接続時の遅延時間を実測し,背景トラフィックが混在する多段接続Ethernet環境において,帯域保証リアルタイムストリームに対して,パケットロスト率0を維持しつつ,ルータ1段あたりのパケット転送の最大遅延時間を,送信駆動周期の2倍以内に抑制できることを確認した.In this paper, we propose a real-time packet scheduling method that enables the low latency packet forwarding for the real-time bi-directional continuous media communication on a LAN including cascaded IP routers. The experimental implementation of the packet scheduler can reduce the maximum latency in the single router to be less than twice the period of the isochronous transfer without any packet loss for a real-time stream. The packet scheduler can also reduce the maximum latency of cascaded routers to be less than the period of the isochronous transfer multiplied by the number of hops plus one with heavy background traffic.

著者

永井 靖 中越 洋 平 重喜 岩嵜 正明

出版者

The Institute of Electronics, Information and Communication Engineers

雑誌

電子情報通信学会論文誌 A (ISSN:09135707)

巻号頁・発行日

vol.J96-A, no.1, pp.22-33, 2013-01-01

---

ハードウェアアクセラレータを含むシステム設計では,早い工程でのハードウェアとソフトウェアの機能分割が課題である.この課題に対し,我々は新規回路の記述前に性能を予測し必要性能を満足するハードウェア化機能を設計するDFSMBT手法[14]を提案した.しかし,多重タスク環境を採用し,動作周波数が未定なシステムの設計では,DFSMBT手法の適用は困難である.多重タスク環境ではシステムの動作が単純な繰返しとならず,加えて,動作周波数が変化するとアクセラレータのシステム全体性能に対する寄与率が変化する.このため,手作業では性能の予測が難しい.本論文では,再利用可能なハードウェアモジュールとソフトウェアを組み合わせたシミュレータを用い,設計システムのメモリアクセスパターンを把握し,システム性能を予測する改良DFSMBT手法を提案する.そして,本手法をネットワーク暗号アクセラレータシステムの開発に適用した例を示す.また,開発前の予測と実機における性能を実測比較し,本手法の有効性を示す.