著者
鈴木 正康 山田 裕 出口 勝昭 安生健一郎 粟島 亨 天野 英晴
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告システムLSI設計技術(SLDM) (ISSN:09196072)
巻号頁・発行日
vol.2004, no.5, pp.35-40, 2004-01-22

NECエレクトロニクスが開発したDynamically Reconfigurable Processor (DRP)は、粗粒度のリコンフィギャラブルプロセッサで、内部に持つ16のデータパスの構成情報を切替えることによって、様々な処理を実現する。本稿では、リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの設計事例を紹介し、DRPの処理能力を検証するため、Pentium 4、Athlon XP、DSP(TI C6713)などのアーキテクチャと比較した。その結果、並列処理の効果的な利用により,エッジ近傍合成機能付きαブレンダを実行した場合、DRPはPentium 4、Athlon XPの3倍、DSPの17倍の処理性能を達成することができた。Dynamically Reconfigurable Processor (DRP) developed by NEC Electronics is a coarse grain reconfigurable processor that selects a data path from the on-chip repository of sixteen circuit configurations, or contexts, to implement different logic on one single DRP chip. This paper describes our implementation of an alpha blender with anti-aliasing capabilities on the DRP. Comparison with various architectures including Pentium 4, Athlon XP, and DSPs (TI C6713) are done to evaluate the potentials of the DRP. Our results show that the DRP outperforms Pentium 4 and Athlon XP by three times, and DSP by seventeen times when compared against the implementation of anti-aliasing alpha blender.

言及状況

はてなブックマーク (1 users, 1 posts)

[xbridge][ダイナミックリコンフ] 慶応大学でのDRP評価

収集済み URL リスト