著者

粟島 亨 田中 博 福井 省三 佐藤政生 大附 辰夫

雑誌

情報処理学会研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.1992, no.43(1992-SLDM-062), pp.229-243, 1992-05-27

---

径路トポロジーの標準形であるラバーバンド表現に基づいた単層2点間ネットに対する逐次配線手法を提案する.本手法はトポロジー的に存在する径路は必ず発見することができる.また,最終段階に行われる幾何学的変換処理によって,径路の押し退け,すなわち,shove asidingが自然に実現できる.本手法を可視グラフを基本探索構造として計算機上に実装し,いくつかの例題に適用することにより,その有効性を実証した.

著者

粟島 亨 戸井 崇雄 中村 典嗣 紙 弘和 加藤 吉之介 若林 一敏 宮澤 義幸 李 京

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.103, no.578, pp.23-28, 2004-01-15

被引用文献数

22

---

動的再構成可能プロセッサDRP(Dynamically Reconfigurable Processor)のCコンパイル環境について報告する.C言語ベースの動作合成エンジンをフロントエンドとすることでDRPに対するソフトウエアライクな開発環境を実現した.C言語の動作記述から自動スケジューラにより制御回路(FSM)とデータパス回路が合成される.制御回路はDRPの状態遷移コントローラー(STC)にマッピングされ,データパス回路は複数のコンテキストに分割された上でPEアレイにマッピングされる.フロントエンド合成とバックエンド合成は統合開発環境により密に統合され,直観的なGUIが提供される.実チップ上のシンボリックデバッグが可能なオンチップ・デバッガも備えた.

著者

鈴木 正康 山田 裕 出口 勝昭 安生健一郎 粟島 亨 天野 英晴

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告システムLSI設計技術(SLDM) (ISSN:09196072)

巻号頁・発行日

vol.2004, no.5, pp.35-40, 2004-01-22

---

NECエレクトロニクスが開発したDynamically Reconfigurable Processor (DRP)は、粗粒度のリコンフィギャラブルプロセッサで、内部に持つ16のデータパスの構成情報を切替えることによって、様々な処理を実現する。本稿では、リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの設計事例を紹介し、DRPの処理能力を検証するため、Pentium 4、Athlon XP、DSP(TI C6713)などのアーキテクチャと比較した。その結果、並列処理の効果的な利用により,エッジ近傍合成機能付きαブレンダを実行した場合、DRPはPentium 4、Athlon XPの3倍、DSPの17倍の処理性能を達成することができた。Dynamically Reconfigurable Processor (DRP) developed by NEC Electronics is a coarse grain reconfigurable processor that selects a data path from the on-chip repository of sixteen circuit configurations, or contexts, to implement different logic on one single DRP chip. This paper describes our implementation of an alpha blender with anti-aliasing capabilities on the DRP. Comparison with various architectures including Pentium 4, Athlon XP, and DSPs (TI C6713) are done to evaluate the potentials of the DRP. Our results show that the DRP outperforms Pentium 4 and Athlon XP by three times, and DSP by seventeen times when compared against the implementation of anti-aliasing alpha blender.