著者
山本 淳二 田邊 昇 西 宏章 土屋 潤一郎 渡辺 幸之介 今城 英樹 上嶋 利明 金野 英俊 寺川 博昭 慶光院 利映 工藤 知宏 天野 英晴
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告. 計算機アーキテクチャ研究会報告 (ISSN:09196072)
巻号頁・発行日
vol.2000, no.110, pp.19-24, 2000-11-29
参考文献数
7
被引用文献数
9

我々は、フロア内やビル内に設置された計算機間で低レイテンシで高バンド幅な通信を実現するネットワークRHiNETおよびMEMOnetの開発を行なっている。本報告では、RHiNETおよびMEMOnetのネットワークインタフェースのコントローラチップであるMartiniについて述べる。Martiniは、ユーザレベルのゼロコピー通信(OSをバイパスしたユーザプロセスのメモリ空間間のリモートDMA)をハードウェアによりサポートすると共に、チップ内部のコアプロセッサにより柔軟な通信を実現する。
著者
岩岡 洋 長名 保範 吉見 真聡 小嶋 利紀 西川 由理 舟橋 啓 広井 賀子 柴田 裕一郎 岩永 直樹 北野 宏明 天野 英晴
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)
巻号頁・発行日
vol.105, no.287, pp.61-66, 2005-09-08
被引用文献数
6

計算機を利用した生化学反応のシミュレーションが行なわれるようになってきた。大規模なシミュレーションモデルを扱う場合、膨大な計算時間を要するため、FPGAを用いてシミュレーションを高速化する研究が行われている。しかし、これまでの研究は主としてアルゴリズムの高速化であり、ユーザの利便性は考えられていなかった。そこでシステム生物学ではデファクトスタンダードとして用いられているモデル記述言語SBMLを利用可能とするためのインタフェイスソフトウェアを実装し、その際のオーバーヘッドなどの評価を取った。
著者
砂田 徹也 関 直臣 中田 光貴 香嶋 俊裕 近藤 正章 天野 英晴 宇佐美 公良 中村 宏 並木 美太郎
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告システムソフトウェアとオペレーティング・システム(OS) (ISSN:09196072)
巻号頁・発行日
vol.2008, no.35, pp.163-170, 2008-04-24
被引用文献数
6

本報告は,省電力化技術であるパワーゲーティングを細粒度に施した MIPS R3000 ベースの CPU チップ Geyser-0 に対して,その上で動作する OS の試作およびその OS を用いてシミュレーションによる電力評価を行う.細粒度は,ALU,SHIFT,MULT, DIV および CP0 のそれぞれを PG の対象とすることを意味する.試作した OS は,例外・割り込み管理機能,システムコール, タスク管理機能を備えており,タイマ割込みによるマルチタスクを実現する.試作 OS によって 4 種類のベンチマークプログラムをマルチタスクで動作させた際の電力評価を行った結果,総電力で平均約 50%,リーク電力で平均約 72%の消費電力削減を実現した.This paper describes prototype of OS for processor Geyser-0 based on MIPS R3000 with a fine grain power gating technique to reduce power consumption and evaluation of power by the simulations when running the OS. The processor has power gating units such as ALU, SHIFT, MULT, DIV, and CP0. The prototype OS has the exception management, the system call, and the task management, and its OS achieves the multitask by the timer interruption. As the results of evaluation running four benchmark program on the OS and the processor, 50% working power and 72% leakage power are reduced.
著者
富田 眞治 平木 敬 田中 英彦 末吉 敏則 金田 悠紀夫 天野 英晴
出版者
京都大学
雑誌
重点領域研究
巻号頁・発行日
1994

本年度は,平成5年度までの研究成果を基に,超並列プロトタイプ・システムを実機として実装可能とするため,LSI,プリント基板,システム筐体の設計を行った.さらに,これと平行してシステムの妥当性を評価するための種々のシミュレーション実験や,入出力機構の開発を行った.以下に代表的な研究成果を示す.1.超並列システムのキャッシュ一貫性制御方式の評価ディレクトリ・ベースのキャッシュ一貫性制御法として提案した疑似フルマップ方式を,本重点領域研究の成果として提案した.Recursive Diagonal Torus(RDT)ネットワーク上に実装した場合の性能をシミュレーションにより評価した.その結果,ネットワークの階層構造を活用したマルチキャストや,ACK回収の効果により,フルマップ方式に比べ,約4倍の処理速度が得られた.また,マルチキャスト法として,LPRA(Local Precise Remote Approximate)法,SM(Single Map)法,ならびにLARP(Local Approximate Remote Precise)法を提案しその評価を行った.その結果,無駄なトラフィック軽減の観点から,宛先ノードが少ない場合にはSM法が有利で,宛先ノードが一定数を越すとLPRA法またはLARP法が有利になることが判明した.さらに,LPRA法とLARP法の優劣は,データのマッピングに強く依存することも判明した.2.超並列システムの高速入出力システムの研究入出力専用の高速ネットワークをRDTと独立に設け,仮想FIFOならびにLANを介して接続されたワークステーション群全体の広大なディスク領域を超並列計算機のファイルシステムとして提供する入出力サブシステムを提案した.さらに,仮想FIFOでHDTVを接続することでビジュアルな計算機環境を構築可能とした。また,画像表示機構の実装に際しては,1画面のフレーム・メモリを16分割し並列計算機からの表示データ転送を分散並列的に行うことで,最大250MB/秒の転送速度を実現し,ハイビジョン画質の動画表示を可能とした.
著者
天野 英晴 並木 美太郎 中村 宏 宇佐美 公良 近藤 正章 鯉渕 道紘 黒田 忠広
出版者
慶應義塾大学
雑誌
基盤研究(B)
巻号頁・発行日
2018-04-01

誘導結合チップ間無線インタフェース(Through Chip Interface:TCI)を用いて小規模なチップを多数結合し、多様な大規模システムを構築する「ビルディングブロック型計算システム」のチップブリッジを用いたシステム統合方式について研究する。既に開発された複数のLSIチップを、チップ自体をブリッジとすることにより組み合わせ、様々な機能、性能、エネルギー要求を満足するシステム構成の構築法を確立することを目的とする。具体的には、安価なボンディングを用いて多数のチップを組み合わせる積層手法、ソフトウェアからアナログ技術までを駆使して性能、電力をチューニングする手法、チップ内のスイッチとアクセラレータを統合する機構について研究する。2018年度は、TCIを用いたIP(Intellectual Property)の動作検証と、実チップテストを行うためのTCITesterチップを開発した。このチップは、ルネサスエレクトロニクス社65nmプロセスを利用して、3mm X 3mmのサイズで実装した。TCIを装備する様々なチップの上に装着し、その電気的特性を計測し、連続運転試験を行うことができる。他のチップ上に積層するのに先立ち、開発したTCI Tester同士を積層し、TCI IPの転送可能周波数、電源ドロップを計測し、TCI IPを組み込む場合の指針を得た。また、TCI IPを装備したKVSチップ、SNACCチップ、CCSOTBチップそれぞれの単体性能を実チップで計測した。また、積層を行った場合の発熱の時間経過を計測するTHERMO2の積層を行った。様々なチップ積層の可能性を探るため、熱解析ツールの改良を行った。
著者
渡邊 幸之介 大塚 智宏 天野 英晴
出版者
一般社団法人情報処理学会
雑誌
情報処理学会論文誌コンピューティングシステム(ACS) (ISSN:18827829)
巻号頁・発行日
vol.45, no.11, pp.393-407, 2004-10-15
被引用文献数
3

乗っ取り機構は新しい形態のハードウェア/ソフトウェア協調処理である.乗っ取り機構では,オンチッププロセッサがハードウェアのステートや内部レジスタを任意に書き換えることで,ハードウェア処理の一部をソフトウェア処理に置き換えることや,逆にソフトウェア処理の一部をハードウェアモジュールの機能を用いて高速化することが可能となる.我々は,この乗っ取り機構をRHiNETのネットワークインタフェース用コントローラチップであるMartiniに実装し,その有効性について評価を行った.評価の結果,乗っ取り機構を実装することで数%程度回路規模が増大するものの,効率的な例外処理が可能となるうえ,ソフトウェア通信処理の大幅な高速化が実現できることが分かった."Taking over mechanism" is a novel framework for a hardware/software cooperation. In this mechanism, an on-chip processor partly emulates a certain operation of hardwired logic, or uses a hardware module as an accelerator during software operation by stopping a state machine and accessing to registers of the module. We implemented this mechanism on Martini: a network interface controller chip of RHiNET. Evaluation results show that the taking over mechanism makes exception handling efficient, and moreover, it greatly accelerates software communication processing with a few percent of hardware increase.
著者
小守 継夫 若林 正樹 天野 英晴
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)
巻号頁・発行日
vol.1999, no.21, pp.1-6, 1999-03-04
参考文献数
4
被引用文献数
1

慶應義塾大学では並列計算機の性能評価を目的に,並列計算機シミュレータライブラリISISと相互結合網シミュレータライブラリSPIDERを開発している.本研究では,これらのライブラリを利用して分散共有メモリ型並列計算機モデルであるNUMAのシミュレーションを行うため,新たな機能ブロックとしてネットワークインタフェースを開発してライブラリの拡張を行った.本稿では,ライブラリの拡張方法と,実装した幾つかのシミュレータ上でSPLASH2プログラム集を実行して性能評価を行った結果を示す.本研究により,様々な相互結合網について命令レベルシミュレーションによる性能評価を可能にした.A instruction level simulation library "ISIS" which is developed by Keio University supports to simulate a bus connected multiprocessor. On the other hand, "SPIDER" which is also developed by us supports to simulate an interconnection networks. Here, these two simulation libraries are combined to simulate a large scale multiprocesor connected with an interconnection network. We also implemented several distributed shared memory mulitprocessor simulator based on the new library. In this paper, the new extension method of library is described, and performance evaluation of the implemented simulator is shown.
著者
飯塚 健介 武者 千嵯 天野 英晴
雑誌
研究報告システム・アーキテクチャ(ARC) (ISSN:21888574)
巻号頁・発行日
vol.2018-ARC-230, no.33, pp.1-6, 2018-02-28

高精度な画像認識や,物体検出を実現する畳み込みニューラルネットワーク (CNN : Convolutional Neural Network) は一躍注目されている.CNN は認識精度向上を目指し様々なモデルが提案されているが,計算量が増加する傾向にあり,より効率的な演算処理が求められている.しかし,汎用プロセッサではその要求を満たすことが困難なため,専用のアクセラレータの需要が高まっている.日本でも国立研究開発法人新エネルギー ・ 産業技術開発機構 (NEDO) が複数の FPGA,GPU,メモリなどの異種ノードを接続した大規模人工知能計算基盤 Flow-in-Clowd (FiC) を開発している.FPGA ノードは多数の高速リンクが接続され,FiC の高速通信のスイッチングを担う.FiC システムにおいて主演算を行うのは GPU ノードであるが,FPGA ノードもスイッチを実装した上で余った計算資源を利用して AI エンジンとしての役割を担うことができる.本研究ではマルチ FPGA システムに CNN モデルの 1 つであるGoogLeNet を実装し,評価することで GoogLeNet の高速化を図るとともに,マルチ FPGA システムの深層学習アクセラレータとしての活用ができるかを検討する.GoogLeNet が持つネットワークモデル特有の計算並列性,畳込み演算の計算並列性を利用したマルチFPGAシステムへの実装を行った結果,シミュレーション上で CPU の約 9.1 倍の高速化を達成した.
著者
長名 保範 吉見 真聡 天野 英晴
雑誌
情報処理学会研究報告計算機アーキテクチャ(ARC)
巻号頁・発行日
vol.2005, no.120(2005-ARC-165), pp.87-92, 2005-11-30

細胞内の各種物質の濃度を高精度かつ高速に測定する実験技術の進歩に伴い、定量的データに基づく数理的な生化学システムのモデルを用いた研究が盛んになっている。現在は多細胞系のシミュレーションは生物学的にも計算機の能力的にも困難とされているが、生物学的な困難さは今後10年程度の間に解決されるものと考えられる。本稿では、現在開発中の、FPGAを用いた生化学シミュレータをベースとした多細胞系、あるいは神経回路網をターゲットとしたシミュレータの可能性についての検討結果について述べる。
著者
宮島 敏明 トーマス デビッド 天野 英晴
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. AI, 人工知能と知識処理 (ISSN:09135685)
巻号頁・発行日
vol.112, no.70, pp.125-130, 2012-05-22

計算集約的なアプリケーションは、該当部分をFPGAやGPUへ処理をオフロードすることで実行時間を劇的に短縮することができる。しかし、どのアクセラレータを選ぶか、アプリケーションの解析、実行時間の見積もり、コーディングなどをそれぞれ専用のツールを用いて繰り返すような既存の実装サイクルは時間がかかるだけでなく、高度な専門知識を必要とする作業である。加えて、このサイクルのどこかで高速化に最も重要な低位の並列化だけでなく、タスクレベル並列性を取り出す必要がある。本論文では、Courierと呼ぶバイナリアクセラレーションのためのツールチェインとドメイン固有言語を提案する。Courierは、実行中のソフトウェアバイナリファイルからのデータフローの抜き出し、処理をオフロードした際の実行時間の見積もりなどを行い、元のバイナリを高速化する。Courierを用いることで、元のソースコードや専門的な知識がなくとも、容易にタスクレベル並列性を取り出すことが可能となる。また、ソフトウェア/ハードウェア協調設計環境でどの部分をオフロードするのが最適かの決定も容易になる。
著者
増山 滉一朗 藤田 悠 奥原 颯 天野 英晴
雑誌
研究報告システム・アーキテクチャ(ARC) (ISSN:21888574)
巻号頁・発行日
vol.2015-ARC-217, no.21, pp.1-6, 2015-10-01

バッテリー駆動デバイスのための高性能低電力アクセラレータとして silicon on thin BOX(SOTB) プロセスを用いて開発された,Cool mega array-SOTB-2(CMA-SOTB-2) について報告する.CMA-SOTB-2 は大規模な演算素子 (PE) アレイ,データ転送を管理するためのμコントローラ,およびデータメモリから構成される.今回導入したμコントローラ内のデータマニピュレータにより,データメモリヘの並列アクセスが可能となった.また遅延調整機構の導入により,PEアレイ内演算のための最適な遅延時間を容易に検出,設定できるようになった.実装においては,前回の試作機である CMA-SOTB の時のものよりもリーク電力が少ないセルライブラリを使用した.これにより実チップ評価にて,わずか 0.4mW の消費電力で 297 MOPS の性能を達成した.この電力効率は CMA-SOTB のほぼ倍である.CMA-SOTB-2はレモンを 3 つ使用したレモン電池により,およそ 0.3mW の電力で画像アプリケーションを動作させることが可能である.
著者
鈴来響太郎 花田 彰 天野 英晴 武藤佳恭
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告計算機アーキテクチャ(ARC)
巻号頁・発行日
vol.1993, no.111, pp.9-16, 1993-12-16

現在までに提案されている並列自動配線アルゴリズムのほとんどは、従来からある迷路法、線分探索法を並列化したものである。このため、細粒度の並列化と高いプロセッサ利用率を同時に実現できず、並列計算機に実装した場合に高い台数効果を得ることが難しい。本研究では、この条件を満たせるようにニューラルネットワークに基づく並列自動配線アルゴリズムを提案し、シーケンシャルマシン上に実装してアルゴリズムの質の評価を行なう。また、並列計算機への実装の方法についても検討する。Since most of proposed parallel routing algorithms are parallelized algorithms of maze running or line search which were developed for sequential machines, efficient parallel processing with high processor utilization is difficult. Here, a parallel routing algorithm based on neural networks which can achieve both high degree of parallelism and utilization ratio is proposed, and the quality of the solution is presented on a sequential machine. The implementation on a parallel machine is also discussed.
著者
天野 英晴
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. SR, ソフトウェア無線 (ISSN:09135685)
巻号頁・発行日
vol.105, no.36, pp.31-36, 2005-05-04
被引用文献数
5

リコンフィギャラブルシステムは, 処理アルゴリズムを書き換え可能なハードウェアデバイス上で直接実行することにより, 柔軟かつ高性能な処理を実現する.一方, 動的リコンフィギャラブルシステムは, 処理中にハードウェアを動的に変更することにより, 高い面積効率の実現を可能とする.これらのシステムはその柔軟性から将来, ソフトウェア無線に応用されることが期待されている.本年度からソフトウェア無線研究会同様, リコンフィギャラブルシステム研究会も第1種昇格を果たした.本稿では, これらのシステムを概観し, 最近の研究動向を簡単に紹介する.
著者
西村 克信 工藤 知宏 天野 英晴
出版者
一般社団法人情報処理学会
雑誌
情報処理学会論文誌 (ISSN:18827764)
巻号頁・発行日
vol.39, no.6, pp.1644-1654, 1998-06-15
被引用文献数
5 3

Pruning Cacheは,大規模なCC?NUMA型並列計算機においてディレクトリを動的に構成する手法である.この方法は,ページ単位で共有関係を管理したり,更新型のプロトコルを用いるなど,データ共有を行うプロセッサ数が多い場合に特に有効である.さらに,システムが階層型結合網を持つ場合,縮的階層ビットマップディレクトリ法(RHBD:Reduced Hierarchical Bitmap Directory)を組み合わせて用いることにより,互いの弱点を補うことができ,より高い性能を得ることができる.トレースドリブンシミュレーションによる評価の結果,多くのアプリケーションプログラムにおいて,32エントリ2wayの構成で75%以上のヒット率を実現することが分かった.さらに大規模な階層型結合網を持つシステムに関して確率モデルにより評価した結果,従来の1対1転送の方式に比べて転送容量の点でほぼ等しく,レインテンシの点で有利であることが分かった.The pruning cache directory method is proppsed for dynamic hierarchical directory management on large scale CC-NUMA systems in which a node aggressively shares data with other nodes.By a combination with RHBD(Reduced Hierarchical Bitmap Directory) method,dynamic directory is queckly formed and managed with a small additional hardware.Trace driven simulation shows that the hit ratio of the 2-set associative cache with 32 entries is more than 75% in most of applications.From the probabilistic simulation of a large system,it appears that the combination of the pruning cache and the RHBD achieves better latency and bandwidth than those of traditional directory management methods bassed on 1-to-1 message passing.
著者
和田基 塚本潤 小林弘明 高橋昭宏 坂本龍一 佐藤未来子 天野英晴 近藤正彰 中村宏 並木美太郎
出版者
一般社団法人情報処理学会
雑誌
研究報告システムソフトウェアとオペレーティング・システム(OS)
巻号頁・発行日
vol.2013, no.5, pp.1-8, 2013-04-18

細粒度 PG (Power Gating) 制御を行うプロセッサでは,温度やキャッシュのヒット率などの動的なスリープ要因を適切に反映した命令列を実行することが重要である.本発表では,JIT コンパイラの生成するコードに対して,動的要因として実行時のチップ温度を考慮した細粒度 PG 制御を最適化する方式を提案する.筆者らが研究している Geyser アーキテクチャの細粒度 PG 方式を QEMU ベースである AndroidEmulator によってシミュレートした評価実験において,PG 制御を行わない場合と比較し,VM と JIT コンパイラおよび生成されたコードを実行するプロセス全体で平均 6%,最大 22% でリーク電力を削減することができた。
著者
片桐 徹 天野 英晴
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)
巻号頁・発行日
vol.113, no.416, pp.119-124, 2014-01-21

動的再構成プロセッサ(DRPA:Dynamically Reconfigurable Processor Array)は,そのエネルギー効率の高さにより組み込みデバイスのアクセラレータとして優れているが,最近の組み込みデバイスは高い性能を必要とするため,必ずしもこれに対応できていない.そこで,本報告では,まずDRPAのPEアレイの接続方式の変更,PE(Processing Element)のパイプライン化による動作周波数の向上を行った.次に,複数のPE間にまたがるデータハザードを原因とするストールに対処するため,Tiny Vector命令を提案した.この二つの改善手法により,ベースアーキテクチャと比較して約4倍の性能を実現することができた.
著者
中村 宏 天野 英晴 宇佐美 公良 並木 美太郎 今井 雅 近藤 正章
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)
巻号頁・発行日
vol.2007, no.55, pp.79-84, 2007-06-01
参考文献数
9
被引用文献数
17

我々は、科学技術振興機構の戦略的創造研究推進事業(CRESTタイプ)の「情報システムの超低消費電力化を目指した技術革新と統合化技術」領域において、平成18年度より「革新的電源制御による次世代超低電力高性能システム LSI の研究」の研究課題を実施している。本プロジェクトは、回路実装、アーキテクチャ、システムソフトウェアの各階層が真に連携・協調し、革新的な電源制御を実現することで高性能システム LSI の消費電力を格段に低下させることを目指している。本稿では、本プロジェクトの構想と目標達成への戦略について述べると共に、現在実施している各研究項目の一部について概要を述べる。We have started a research project of "Innovative Power Control for Ultra Low-Power and High-Performance System LSIs" since 2006 supported by Japan Science and Technology Agency as a CREST research program. The objective of this project is drastic power reduction of high-performance system LSIs. We are planning to achieve this goal by innovative power control realized by tight cooperation and cooptimization of various design levels including circuit, architecture, and system software. In this paper, we present the plan, the strategy, and the current status of our project.
著者
今田 啓介 酒井 洋介 大塚 智宏 鈴木 順 樋口 淳一 飛鷹 洋一 天野 英晴
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)
巻号頁・発行日
vol.2008, no.75, pp.163-168, 2008-07-29

NEC により開発が進んでいる ExpEther は,PCI Express と Ethernet を統合するネットワークインタフェースである.本稿では,ExpEther を対象とする RDMA 通信機構を実装したネットワークインタフェースコントローラを利用するためのソフトウェア環境が RDMA 通信機構の性能に与える影響についての評価を述べる.実験用システムにおいて,RDMA 通信に必要な通信用バッファの Physical Buffer List (PBL) の取得に要する時間を測定した結果,1MByte の領域に対して 8.35μsec で済み,同じ領域に対するピンダウン処理の時間の半分程度であり,十分実用的であることがわかった.また PCI Express NIC に対するメモリアクセスをユーザレペルで行った場合のメモリアクセスレイテンシは 0.58μsec であり,カーネルを経由した場合と比べて 54.3% 削減できることを確認した.ExpEther by NEC is a network interface for a bridge between PCI Express and Ethernet for network connected virtual computer environment. In this paper, evaluation of the software environment which supports access to ExpEther network interface card (NIC) is described. On our experimental system, it takes 8.35μsec to get Physical Buffer List (PBL) for RDMA data transfer using 1MByte buffer. It is almost a half of time for pin-down the same memory area, and practical. The user-level memory access latency was 0.58μsec, and the overhead of using the kernel corresponding to 54.3% of execution time is removed.