著者
岡 伸也 Ooi Chia Yee 市原 英行 井上 智生 藤原 秀雄
出版者
社団法人電子情報通信学会
雑誌
電子情報通信学会論文誌. D, 情報・システム = The IEICE transactions on information and systems (Japanese edition) (ISSN:18804535)
巻号頁・発行日
vol.92, no.12, pp.2207-2216, 2009-12-01
参考文献数
14
被引用文献数
2

無閉路可検査順序回路は実用的にテスト容易な順序回路であり,その一つのクラスとして完全スルー可検査順序回路がある.完全スルー可検査性に基づくテスト容易化設計では,完全スキャン設計に比べて小さい面積オーバヘッドでテスト実行時間の小さいテスト系列を生成できる.本論文では,無閉路可検査性を満たす新たな順序回路のクラスとして,部分スルー可検査順序回路を提案し,部分スルー可検査順序回路に対するテスト生成法,並びに,部分スルー可検査性に基づくテスト容易化設計法を示す.部分スルー可検査性は,完全スルー可検査性のスルー機能に関する十分条件を緩和することで定義され,よって,部分スルー可検査順序回路のクラスは完全スルー可検査順序回路のクラスを真に包含する.実験により,部分スルー可検査性に基づくテスト容易化設計は,完全スルー可検査性に基づくそれに比べて実用的に更なる面積オーバヘッドの削減が可能なだけでなく,テスト実行時間も削減可能であることを示す.
著者
高崎 智也 井上 智生 藤原 秀雄
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. FTS, フォールトトレラントシステム
巻号頁・発行日
vol.96, no.291, pp.1-8, 1996-10-09
被引用文献数
3

通常の部分スキャン設計では一部のフリップフロップ(FF)をスキャンFFに置き換えてテスト生成容易な順序回路に変換している. 本論文では, FFに限らず順序回路内の信号線をバイパスFF(スキャンとバイパスの機能を有するFF)に置き換え, テスト生成容易な順序回路に変換する拡張部分スキャン設計の方法を提案する. テスト生成容易な順序回路としては組合せテスト生成複雑度でテスト生成可能な内部平衡構造順序回路を対象とする. この拡張部分スキャン設計において, スキャン化による面積オーバーヘッドが最小となるようにフリップフロップや信号線を選択する方法を述べる. さらに, 拡張部分スキャン設計された回路のテスト生成問題を考察する.