著者

坂本 博和 柴田 裕一郎 小栗 清

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. CPSY, コンピュータシステム (ISSN:09135685)

巻号頁・発行日

vol.104, no.476, pp.83-88, 2004-11-25

---

再構成可能デバイスの普及に伴い,これを容易に利用するための環境が整いつつある.しかし依然としてハードウエア開発技術者の不足が懸念されており,技術者の育成が待たれている.そこで我々はこの技術者教育用の教材として,任天堂から1983年に発売されたファミリーコンピュータを教材として活用することを考え,FPGAへの実装を行った.実装にはXilinxのSpartan-2E300を搭載した市販の評価ボードを使用した.ハードウエア記述言語にはNTTで開発されたSFLを使用し,実装に1ケ月半を要した.実装したファミコンはインターフェースとしてROMカートリッジコネクタ,VGA,サウンド,パッドを搭載し,初期のROMカートリッジにおいて高い互換性を実現している.

著者

坂本 博和 永本 太一 柴田 裕一郎 小栗 清

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 (ISSN:09151915)

巻号頁・発行日

vol.88, no.2, pp.155-162, 2005-02-01

被引用文献数

2 1

---

PCA (Plastic Cell Architecture)は動的再構成可能な非同期式論理回路アーキテクチャである.また, 我々は非同期ビットシリアル処理を前提とする新しいPCAアーキテクチャを検討しており, 情報の記憶・加工・移動をシフトレジスタとステートマシンで行うことにより, より効果的に回路を構成できると考えている.しかし非同期ビットシリアル処理回路の設計を信号伝搬を追尾しながら行うのは困難であるので, 本研究では, 非同期ビットシリアル処理回路の設計と, シミュレーションによる動作検証を効率良く行うためのペトリネットモデルをビットシリアルペトリネットとして定義し, これをGUIによる設計・検証ツールとして実装した.更に, 遅延情報なども含めた詳細な検証を行うために, ビットシリアルペトリネットをVerilog-HDLへ変換する機能を追加し, 非同期ビットシリアル処理回路の設計, 検証時間の大幅な短縮を実現した.