- 著者
- 坂本 博和 柴田 裕一郎 小栗 清
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. CPSY, コンピュータシステム (ISSN:09135685)
- 巻号頁・発行日
- vol.104, no.476, pp.83-88, 2004-11-25
再構成可能デバイスの普及に伴い,これを容易に利用するための環境が整いつつある.しかし依然としてハードウエア開発技術者の不足が懸念されており,技術者の育成が待たれている.そこで我々はこの技術者教育用の教材として,任天堂から1983年に発売されたファミリーコンピュータを教材として活用することを考え,FPGAへの実装を行った.実装にはXilinxのSpartan-2E300を搭載した市販の評価ボードを使用した.ハードウエア記述言語にはNTTで開発されたSFLを使用し,実装に1ケ月半を要した.実装したファミコンはインターフェースとしてROMカートリッジコネクタ,VGA,サウンド,パッドを搭載し,初期のROMカートリッジにおいて高い互換性を実現している.
- 著者
- 正田 備也 濱田 剛 柴田 裕一郎 小栗 清
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. IE, 画像工学 (ISSN:09135685)
- 巻号頁・発行日
- vol.108, no.324, pp.1-6, 2008-11-21
本論文では,LDA (latent Dirichlet allocation)言語モデルによる画像からの多重トピック抽出を,GPUを用いて高速化する手法を提案する.LDAはテキスト・マイニングのための確率モデルとしてBleiらにより提案されたが,近年,他のマルチメディア情報へも応用されている.そこで,本論文では,Wangの10,000 test imagesにLDAを適用し,多重トピック抽出をおこなう.LDAのためのパラメータ推定にはcollapsed変分ベイズ法を用いるが,Nvidia CUDA互換GPUを利用して推定を高速化する手法を提案する.
- 著者
- 正田備也 濱田 剛 柴田 裕一郎 小栗 清
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会研究報告データベースシステム(DBS) (ISSN:09196072)
- 巻号頁・発行日
- vol.2008, no.88, pp.67-72, 2008-09-14
本論文では,latent Dirichlet allocation (LDA) のための collapsed 変分ベイズ推定を Graphics Processing Unit (GPU) を用いて高速化する方法を提案する. LDA は,ベイズ理論に基づくマルチトピック文書モデルとして知られているが, Expectation-Maximization (EM) アルゴリズムが利用可能な probabilistic latent semantic indexing (PLSI) など他の文書モデルに比べ,パラメータ推定が複雑で膨大な計算を要する.そこで, LDA のための deterministic なパラメータ推定方法として優れている collapsed 変分ベイズ推定を, GPU を用いて高速化した.実験では約 500 万組の文書と単語のユニークなペアについて, 1 つの Nvidia GeForce 8800 GT 上で collapsed 変分ベイズ推定を実行, 20 Gflops の計算速度を得た.In this paper, we propose a method for executing collapsed variational Bayesian inference for latent Dirichlet allocation (LDA) on Graphics Processing Unit (GPU). While LDA is a well-known multi-topic document model based on Bayesian methods, it requires complicated inference, which leads to enormous computations in comparison with other document models, e.g. probabilistic latent semantic indexing (PLSI), to which Expectation-Maximization (EM) algorithm is applicable. Therefore, we accelerate collapsed variational Bayesian inference, known as an efficient deterministic inference method for LDA, by using GPU. In the experiments, we used about 5 million unique pairs of documents and words. We achieved 20 Gflops on a single Nvidia GeForce 8800 GT.
- 著者
- 児玉 豊彦 新地 浩一 前川 昭子 小栗 清佳 神崎 匠世 吉水 清
- 出版者
- 一般社団法人 日本心身医学会
- 雑誌
- 心身医学 (ISSN:03850307)
- 巻号頁・発行日
- vol.49, no.7, pp.827-837, 2009
- 参考文献数
- 21
目的:佐賀県における看護師の自殺の実態を調査し,自殺のリスク要因を明らかにし,予防対策に取り組むことを目的として,今回の研究を実施した.対象者および方法:佐賀県看護協会主催のストレスマネージメント研修会に参加した看護師83名,およびA大学医学部医学系研究科看護学修士課程に在籍している大学院生の看護師10名の計93名.方法:対象者に自記式質問紙調査票による調査を実施した.また,同僚の自殺または自殺未遂を経験した対象者のうち,同意が得られた2名に面接による調査を実施した.結果:回収率は91.4%で85名(男性8名,女性75名,性別不明2名)から回答を得た.有効回答率は100%,同僚の自殺もしくは自殺未遂を経験したものは8名であった.自殺者または自殺未遂者11名のうち,20歳代が9名(81.8%)で最も多く,7名(63.6%)が通算勤務年数が5年以下であった.婚姻状況は10名(90.9%)が独身者であり,8名(72.7%)が交替制勤務に従事していた.自殺の推測される動機は,職場の人間関係や恋愛関係など対人関係に関するものが7名(63.6%)と最も多かった.結語:看護師の自殺予防のために,就職後の早い時期からメンタルヘルス対策に取り組む必要性があると思われた.
- 著者
- 坂本 博和 永本 太一 柴田 裕一郎 小栗 清
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 (ISSN:09151915)
- 巻号頁・発行日
- vol.88, no.2, pp.155-162, 2005-02-01
- 被引用文献数
- 2 1
PCA (Plastic Cell Architecture)は動的再構成可能な非同期式論理回路アーキテクチャである.また, 我々は非同期ビットシリアル処理を前提とする新しいPCAアーキテクチャを検討しており, 情報の記憶・加工・移動をシフトレジスタとステートマシンで行うことにより, より効果的に回路を構成できると考えている.しかし非同期ビットシリアル処理回路の設計を信号伝搬を追尾しながら行うのは困難であるので, 本研究では, 非同期ビットシリアル処理回路の設計と, シミュレーションによる動作検証を効率良く行うためのペトリネットモデルをビットシリアルペトリネットとして定義し, これをGUIによる設計・検証ツールとして実装した.更に, 遅延情報なども含めた詳細な検証を行うために, ビットシリアルペトリネットをVerilog-HDLへ変換する機能を追加し, 非同期ビットシリアル処理回路の設計, 検証時間の大幅な短縮を実現した.
1 0 0 0 IR GPUを用いた位相限定相関法の高速化(ITS画像処理,映像メディア及び一般)
- 著者
- 松尾 堅太郎 三好 正之 濱田 剛 柴田 裕一郎 正田 備也 小栗 清
- 出版者
- 一般社団法人映像情報メディア学会
- 雑誌
- 映像情報メディア学会技術報告 (ISSN:13426893)
- 巻号頁・発行日
- vol.33, no.6, pp.201-206, 2009-02-04
- 参考文献数
- 9
位相限定相関法は画像マッチング・画像レジストレーションにおいて高いロバスト性とサブピクセル単位での高い精度を実現する計算方法であるが同時に計算コストが膨大であるという側面もある.これまで位相限定相関法の高速化には専用LSIやFPGAを用いた方法が試みられてきた.今回我々は新たにGPU(Graphics Processing Unit)を用いた位相限定相関法の高速化手法を考案し,Nvidia GPU,GeForce8800GTSへ実装を行った.GPU 1台当たりの処理時間に256×256 pixel画像が2.36秒,512×512 pixel画像が7.92秒,1024×1024 pixel画像が27.65秒で処理可能なことを確認し,これが過去の専用LSIやFPGAを用いた場合の計算速度と比較して約10倍程度高速であることを確認した.
- 著者
- 土肥 慶亮 頼田 祐二 柴田 裕一郎 小栗 清
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)
- 巻号頁・発行日
- vol.111, no.31, pp.7-12, 2011-05-05
本稿では,拡張現実(AR)技術の一種であるPTAMで用いられているFAST Corner Detectionの,ストリーム処理を用いたFPGA上での実装を示す.機械学習付きFAST Corner Detectionをコンパクトなハードウェアで実装する上での問題の一つとして,膨大な数のコーナーパターンとのマッチング処理が上げられる.我々は,コーナーパターンの判別式の分割と,回転や反転などの対称性を利用したコーナーパターンの圧縮手法を提案する.提案手法により,組み合わせ回路としてコーナーパターンのマッチング処理が実現できる.FPGA上に実装した機械学習付きFAST Corner Detectionは,リアルタイム処理を実現し,その際のスライス利用率はVirtex-5 FPGAにおいて7〜9%であった.
- 著者
- 志田 さや香 柴田 裕一郎 小栗 清
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会研究報告システムLSI設計技術(SLDM) (ISSN:09196072)
- 巻号頁・発行日
- vol.2008, no.2, pp.25-30, 2008-01-16
リコンフイギヤラプルマシンでは,CPUとFPGA間のデータ転送がボトルネックになることが多く,転送時間の短縮が求められている.このためSRC-6のDMA転送は複数のオンボードメモリにインタリーブしながらストリーミング処理することが可能となっている.しかし,FPGAの資源制約が大きなアプリケーションでは,インタリーブの前処理としてCPU上でのデータ並べ換えを行う必要がある.本稿では,そのオーバーヘッドを評価し,トレードオフポイントを明らかにした.その結果,1データ列あたり150KB以下の演算を扱う場合,CPU上で並べ換えをした後インタリーブしながらストリーミング処理を行うことで速度向上が実現できることを示した.DMA transfer between a CPU and an FPGA often becomes a bottleneck of current reconfigurable machines. To mitigate this problem, the DMA transfer of SRC-6 supports streaming processing with a on-board memory interleave. However, as a preprocessing of the interleave, the CPU must reorder the data for applications with severe FPGA resource constraints. This paper empirically evaluates this overhead to reveal the trade-off point. The results show that the speedup is achieved by interleaved streaming DMA when FPGAs treat 150 KB or lower of data per stream.