著者

高松 雄三 塩坂 知子 山田 輝彦 山崎 浩二

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ (ISSN:09151915)

巻号頁・発行日

vol.81, no.6, pp.872-879, 1998-06-25

被引用文献数

12

---

本論文では, CMOS回路の短絡故障に対する一つのモデルを提案し, そのテスト生成法を述べる.CMOS回路における短絡故障の振舞いは故障点の回路構造と信号値に依存するので, 短絡している信号線の信号の強さから, あるいはアナログシミュレーションで計算した値からテストを生成するという方法が提案されている.しかしながら, これらの方法は計算量が多く効率が良くない.CMOS回路における短絡故障の多くは論理値で表されることが知られている.そこで, 本論文では「正常回路で互いに異なる論理値を有する信号線間に短絡故障が生じたとき, いずれか一方の故障信号線が正常値とは異なる論理値となる」という短絡故障のモデル(以下, Uモデルと呼ぶ)を提案する.次にUモデルに対するテスト(以下, Uテストと言う)を定義し, Uテストの一生成法を述べる.最後に, 提案する生成法をベンチマーク回路に適用してUテストの生成実験を行い, その有効性を考察する.