著者

庄司 隆夫 森 美紀 松崎 英樹 井口 幸洋 山田 輝彦

雑誌

全国大会講演論文集

巻号頁・発行日

vol.54, pp.169-170, 1997-03-12

---

PLA (Programmable Logic Array) は規則的な構造ゆえ論理回路の設計の自動化が容易なことから広く用いられている. 単一のPLAについては入カパターンのビット表現とPLA構造の規則性を活用した並列ビット演算を基に、各テストパターンで検出できるクロスポイント故障を演繹して高速化をはかったシミュレーション手法が提案されている. しかし、この手法を相互に、接続されたPLAにそのまま適用することはできない. そこで、この手法を拡張してPLAのネットワークを取り扱える故障シミュレーションの手法を示す. また、この手法を用いて開発した故障シミュレータ PLANCS (PLA Network Crosspoint Fault Simulator) の性能を評価する.

著者

高松 雄三 塩坂 知子 山田 輝彦 山崎 浩二

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ (ISSN:09151915)

巻号頁・発行日

vol.81, no.6, pp.872-879, 1998-06-25

被引用文献数

12

---

本論文では, CMOS回路の短絡故障に対する一つのモデルを提案し, そのテスト生成法を述べる.CMOS回路における短絡故障の振舞いは故障点の回路構造と信号値に依存するので, 短絡している信号線の信号の強さから, あるいはアナログシミュレーションで計算した値からテストを生成するという方法が提案されている.しかしながら, これらの方法は計算量が多く効率が良くない.CMOS回路における短絡故障の多くは論理値で表されることが知られている.そこで, 本論文では「正常回路で互いに異なる論理値を有する信号線間に短絡故障が生じたとき, いずれか一方の故障信号線が正常値とは異なる論理値となる」という短絡故障のモデル(以下, Uモデルと呼ぶ)を提案する.次にUモデルに対するテスト(以下, Uテストと言う)を定義し, Uテストの一生成法を述べる.最後に, 提案する生成法をベンチマーク回路に適用してUテストの生成実験を行い, その有効性を考察する.