- 著者
-
水野 弘之
松崎 望
長田 健一
新保 利信
大木 長斗司
石田 浩
石橋 孝一郎
久礼 得男
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. ICD, 集積回路
- 巻号頁・発行日
- vol.96, no.64, pp.21-28, 1996-05-23
電源電圧1Vで100MHz動作する16-KB(L2)2-KB(L1)4ウェイ・セット・アソシアティブキャッシュを0.25μm CMOSプロセスを用いて開発した. 低電圧で100MHz高速動作させるために, ビット線分離型メモリ階層方式を開発し,ーつのメモリセルアレイで周辺回路を共通化してキャッシュの階層化を実現した. この技術により実効レイテンシを38%短縮し, 消費電力を23%低減した. また, 多ビット化するアドレスのタグ比較の低電力化のためにドミノ型タグ比較器を開発し, タグアレイの実効的な消費電力を30%低減した.