著者

谷 貞宏

出版者

The Japan Institute of Electronics Packaging

雑誌

エレクトロニクス実装学会誌 (ISSN:13439677)

巻号頁・発行日

vol.9, no.5, pp.363-367, 2006-08-01 (Released:2010-03-18)

参考文献数

11

被引用文献数

2

著者

内田 好弘 谷 貞宏 橋本 昌宜 築山 修治 白川 功

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.47, no.6, pp.1665-1673, 2006-06-15

---

システム・オン・パネルなど配線とグラウンド平面の距離が大きい構造では,配線間の容量結合の割合,影響範囲が大きく,容量の見積りが困難である.これまでに容量抽出の高精度化のためにいくつかの手法が提案されているが,実用的な計算量では十分な精度は得られていない.複雑な計算処理による抽出精度の向上を目指すだけでなく,配線間容量そのものを低減する設計も効果的と考えられる.本稿では,配線間容量低減技術として一般的なグラウンド平面,シールド配線の追加,配線間隔の調整をシステム・オン・パネルに適用して,容量成分と見積もりやすさについて評価を行った.その結果,配線間容量のミラー効果を考慮した実効最悪容量を改善しつつ,抽出を容易にすることが可能であることが分かった.In system on panel circuits, coupling capacitance is much significant since a ground plane locates far away unlike LSI designs. To solve difficulty in capacitance extraction, which comes from wide-range coupling in system on panel circuits, some methods have been proposed, but still their efficiency and accuracy are not sufficient. This work focuses on interconnect design to reduce coupling capacitance instead of improving accuracy and efficiency by complex computation and enhancing algorithm. Using an effective worst-case capacitance which considers mirror effect of coupling capacitance, the effectiveness of adding ground plane and insertion of shield wires are evaluated from the aspect of weakening capacitive coupling and simplifying capacitance extraction. Experimental results reveal that ground plane and shield wires contribute both to reduce the effective worst-case capacitance and to simplify capacitance extraction.