著者

福田エリック駿 定久紀基 井上浩明 竹中崇 浅井哲也 本村真人

雑誌

研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2014-SLDM-164, no.16, pp.1-6, 2014-01-21

---

Memcached は多数のサーバのメモリ上にデータをキャッシングすることで Web サーバなどの応答を高速化する技術である。Memcached の処理は非常に単純である一方大きなメモリバンド幅を必要とするが、既存の汎用プロセッサでは低消費電力と高メモリバンド幅を両立することが難しいため、FPGA を用いて Memcached を高速化する研究が近年盛んに行われている。本研究では、Memcached の機能全体を FPGA に実装する従来のアプローチとは異なり、Memcached サーバ上に搭載した FPGA 搭載 NIC 上に Memcached の機能とデータの一部をキャッシングするアプローチを提案する。ソフトウェアシミュレーションによる評価の結果、本アプローチでは通常のソフトウェアによる Memcached サーバと比べて平均遅延が最大 6 倍改善することがわかった。

著者

平尾 岳志 安達 琢 浅井 哲也 本村 真人

雑誌

先進的計算基盤システムシンポジウム論文集

巻号頁・発行日

vol.2013, pp.197-205, 2013-05-15

著者

安達 琢 赤穂 伸雄 浅井 哲也 本村 真人

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. NLP, 非線形問題 (ISSN:09135685)

巻号頁・発行日

vol.111, no.106, pp.65-70, 2011-06-23

---

メモリスタを用いた非対称の時間窓を持つSTDPシナプスデバイスを提案する。メモリスタ(抵抗変化型メモリ:ReRAM),キャパシタ,二つのpMOSFET,および四つのnMOSFETを用いてデバイスを構成した.まず,ReRAMの特性,および本研究で使用するバイポーラ型ReRAMのモデルについて説明する.次に,本研究を行う上で参考となった先行研究の回路動作(STDP特性における時間的因果領域のみを模擬する動作)を説明する.さらにこの回路を拡張したデバイス(STDP特性における時間的因果領域および非因果領域を模擬するデバイス)を提案し,各回路ブロックの詳細な動作を説明する.最後にHSPICEを用いた回路シミュレーションにより,ReRAMを介さずに流れる電流によりキャパシタが充電され,その後流れた電流によりキャパシタが放電され,ReRAMのコンダクタンスが元の値より減少する事を確認する.

著者

石村 憲意 浅井 哲也 本村 真人

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. NLP, 非線形問題 (ISSN:09135685)

巻号頁・発行日

vol.112, no.389, pp.131-136, 2013-01-17

---

確率共鳴は雑音を有効に利用した現象のひとつとして挙げられる.これは,二重井戸型ポテンシャル等の系に閾値下の微弱な信号が入力されている時に,外部の雑音を効果的に取り込むことによって信号の値が閾値を超え,状態遷移を可能にする現象である.一方で,カオス共鳴が近年注目されている.この現象は,複数のストレンジアトラクターを持ち,閾値下の信号が入力され得るカオス系において観測される.このようなカオス系では,系内部で生成されるカオスのゆらぎを利用する事で状態遷移を起こす為,従来の確率共鳴と異なり,外部雑音が不要である.本研究では,カオス共鳴を起こす条件を満たす系としてChua発振器を用い,閾値下の信号として正弦波電圧を加えてカオス共鳴の観測を行った.ある入力周波数範囲では二つのアトラクター間でカオス的な遷移が起こり,他の範囲では状態が,一方のアトラクターにトラップされることを確認した.これらの動作が,カオス的なゆらぎが状態遷移に寄与していることを示している.さらに,カオス共鳴の度合いと系内部に発生するゆらぎの強さの関係を調べる為に入出力相関値やSNRを算出し,確率共鳴曲線に類似したカオス共鳴の特性が得られた.また,このChua発振器を並列化して共通の閾値下の入力を加えて同様の実験を行い,カオス共鳴下では相関値やSNRが向上する事を確認した.

著者

鳥居 淳 近藤真己 本村 真人 池野 晃久 小長谷 明彦 西 直樹

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.39, no.6, pp.1622-1631, 1998-06-15

被引用文献数

21

---

1チップ上に複数のPE (Processing Element)を集積することを前提にした制御並列処理アーキテクチャMUSCAT (MUlti?Stream Control Archi Tecture)を提案する.MUSCATはスレッド管理のハードウェア化とスレッド間のレジスタ継承をサポートし,並列実行オーバヘッドを大幅に低減している.また,制御/データスペキュレーションという2種類のスレッド投機実行をサポートしている.シミュレーションによる評価の結果,4PEモデルで1.5?3.0倍の性能向上を確認した.さらに,同一ハードウェア規模のスーパスカラプロセッサの性能を上回ることが明らかになった.An on-chip control parallel multi-threaded architecture:MUSCAT has been proposed.MUSCAT supports hardware-controlled thread management and interthread register inheri-tance mechanisms to reduce multi-thread execution overhead.It also employs control and data speculative execution.Simulation results indicate that a four processing-element multiprocessor achieves one and a half to three times better performance than single processing-element model.It is demonstrates that MUSCAT performance is better than a super-scalar processor with the same hardware resources.