著者
鳥居 淳 石川 仁 木村 耕行 齊藤 元章
出版者
The Institute of Electronics, Information and Communication Engineers
雑誌
電子情報通信学会論文誌 C (ISSN:13452827)
巻号頁・発行日
vol.J100-C, no.11, pp.537-544, 2017-11-01

ExaScaler社では,省電力スーパーコンピュータZettaScalerシリーズを開発,展開している.最初の世代であるZettaScaler-1.xでは,PEZY Computing社が開発したMIMDメニーコアプロセッサPEZY-SCを採用し,高密度実装を図ったBrickと呼ばれるサーバ集合体を,フッ化炭素系不活性液体をもちいて液浸冷却を行い,高性能,低消費電力,小型化を実現した.本論文では,このZettaScaler-1.xで開発した独自のハードウェア技術とプログラミングに関して解説する.また,現在構築中のZettaScaler-2.0について,磁界結合TCI (ThruChip Interface)によるDRAMとの3次元実装技術や,新たなBrick構造,冷却システムについて言及する.更に,エクサスケールコンピューティングに向けた今後の方向性について展望する.
著者
田渕 晶大 木村 耕行 鳥居 淳 松古 栄夫 石川 正 朴 泰祐 佐藤 三久
雑誌
研究報告ハイパフォーマンスコンピューティング(HPC) (ISSN:21888841)
巻号頁・発行日
vol.2016-HPC-154, no.3, pp.1-7, 2016-04-18

電力当たりの性能が重要視される中,低消費電力のアクセラレータとして PEZY-SC が注目されている.PEZY-SC のプログラミングには OpenCL をベースとした PZCL が提供されているが,その記述は煩雑で生産性が低い.そこでアクセラレータ向けの指示文ベースプログラミングモデルである OpenACC のコンパイラを PEZY-SC 向けに設計・試作する.Suiren Blue (青睡蓮) を用いた評価では,OpenACC コードは PZC Lコードと比較して N-Body では 98%以上,NPB CG では最大 88%の性能が得られた.また OpenACC は指示文を用いた簡潔な記述により PZCL の半分以下のコード行数で実装できたことから,高い生産性と十分な性能を達成できた.
著者
鳥居 淳 近藤真己 本村 真人 池野 晃久 小長谷 明彦 西 直樹
出版者
一般社団法人情報処理学会
雑誌
情報処理学会論文誌 (ISSN:18827764)
巻号頁・発行日
vol.39, no.6, pp.1622-1631, 1998-06-15
被引用文献数
21 or 0

1チップ上に複数のPE (Processing Element)を集積することを前提にした制御並列処理アーキテクチャMUSCAT (MUlti?Stream Control Archi Tecture)を提案する.MUSCATはスレッド管理のハードウェア化とスレッド間のレジスタ継承をサポートし,並列実行オーバヘッドを大幅に低減している.また,制御/データスペキュレーションという2種類のスレッド投機実行をサポートしている.シミュレーションによる評価の結果,4PEモデルで1.5?3.0倍の性能向上を確認した.さらに,同一ハードウェア規模のスーパスカラプロセッサの性能を上回ることが明らかになった.An on-chip control parallel multi-threaded architecture:MUSCAT has been proposed.MUSCAT supports hardware-controlled thread management and interthread register inheri-tance mechanisms to reduce multi-thread execution overhead.It also employs control and data speculative execution.Simulation results indicate that a four processing-element multiprocessor achieves one and a half to three times better performance than single processing-element model.It is demonstrates that MUSCAT performance is better than a super-scalar processor with the same hardware resources.
著者
柴山 充文 野瀬 浩一 鳥居 淳 水野 正之 枝廣 正人
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス (ISSN:09135685)
巻号頁・発行日
vol.107, no.194, pp.35-40, 2007-08-16

システム・オン・チップ(SOC)上に集積されるコア数が増加し、また様々な周波数のクロックが要求されるのにともない、クロック生成・分配、及び同期化の方法が、SOC設計においてますます重要な課題になってきている。マルチコアSOCに向けて、決定的(deterministic)なチップ動作とタイミング設計の効率化を目的とした、新たなクロッキング・アーキテクチャを提案する。周期的同期方式(periodically all-in-phase)に基づいており、厳密なスキュー調整が不要なグローバル・クロック信号分配、グローバル・クロック信号から81ステップの周波数のクロックを生成可能なコア・クロック生成回路、及び耐スキュー性のあるバス・ラッパー回路を組み合わせることで、2サイクル程度のクロック間スキューが存在する状況でも、異なる周波数で動作するコア間で同期的なデータ転送が可能である。