著者

舘下 八州志 王 俊利 長野 香 平野 智之 宮波 勇樹 生田 哲也 片岡 豊隆 菊池 善明 山口 晋平 安藤 崇志 田井 香織 松本 良輔 藤田 繁 山根 千種 山本 亮 神田 さおり 釘宮 克尚 木村 忠之 大地 朋和 山本 雄一 長濱 嘉彦 萩本 賢哉 若林 整 田川 幸雄 塚本 雅則 岩元 勇人 齋藤 正樹 門村 新吾 長島 直樹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス (ISSN:09135685)

巻号頁・発行日

vol.106, no.504, pp.5-8, 2007-01-19

---

ダマシンゲート構造を有するMetal/High-kゲートスタックとeSiGe S/Dを用いた歪みSiチャネルを組み合わせたMOSFETの試作にはじめて成功した。ゲート電極材料には、nFET用にHfSix、pFET用にTiNを採用した。その結果、Vd=1 V, Ioff=100nA/um, Tinv=1.6nmで、nFET: 1050uA/um、pFET: 710uA/umの特性が(100)基板上で得られた。さらに(110)基板上のpFETのインテグレーションにも成功し、830uA/umの特性が得られた。これらの特性は0.03A/cm^2以下の低ゲートリークの条件下で実現した。