著者

吉村 正義 細川 利典 太田 光保

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 (ISSN:09151915)

巻号頁・発行日

vol.86, no.12, pp.884-896, 2003-12-01

参考文献数

10

被引用文献数

4

---

LSIの回路規模の増大により,フルスキャン設計方法によるテスト実行時間が重要な問題となっている.本論文では,フルスキャン設計されたLSIに対して,テストポイント挿入を行うことによって,ATPGパターン数を削減する方法を提案する.ATPGパターン数を削減する方法として,改善故障検出確率に基づくテストポイント挿入アルゴリズムと改善値割当確率に基づくテストポイント挿入アルゴリズムを提案する.提案した方法をいくつかの実際のLSIに適用したところ,LSI中の全FF数の0.4〜2.2%のテストポイントを追加することによって,ATPGパターン数を従来のフルスキャン設計と比較して,48〜78%削減することができた.

著者

細川 利典 平岡 敏洋 太田 光保

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.40, no.4, pp.1736-1744, 1999-04-15

参考文献数

21

---

順序回路に対するATPGを困難にする構造として平衡再収斂構造を定義し 平衡再収斂構造の段数を削減するアプローチと 経路数を削減するアプローチについて 故障検出効率が十分に上がらない(83?95%)実際の無閉路順序回路を用いて スキャン化率と故障検出効率の解析を行った. その結果 平衡再収斂構造の経路数を削減するアプローチが より少ないスキャン化率で十分に高い故障検出効率(99%以上)を達成できるという点で効果的であることが分かった. また平衡再収斂構造の経路数を削減するアプローチは従来故障検出効率の向上に効果的であると知られている順序深度を削減するアプローチよりも効果的であることが分かった.We define a balanced reconvergence structure that makes ATPG for sequential circuits difficult. We compared an approach that reduces the number of paths of balanced reconvergence structures (path reduction approach) with an approach that reduces the depth of balanced reconvergence structures (depth reduction approach) for practical acyclic sequential circuits the fault efficiencies of which are not enough high. Experimental results show that the path reduction approach is more effective than the depth reduction approach because fewer scan flip-flops are required to achieve a high fault efficiency (99%). The results also show that the path reduction approach is more effective than a conventional sequential depth reduction approach.