著者

近江谷 康人

出版者

一般社団法人情報処理学会

雑誌

情報処理学会研究報告計算機アーキテクチャ(ARC) (ISSN:09196072)

巻号頁・発行日

vol.2005, no.80, pp.85-90, 2005-08-04

被引用文献数

1

---

コンピュータ製品開発において,市販の高性能マイクロプロセッサを用いてバイナリ互換を実現するアーキテクチャエミュレーション手法は,開発効率面で有効である.特に動作原理が単純かつホストアーキテクチャ依存度が低いC言語実装によるインタプリタ方式は,開発費,品質,保守性の点で実際的である.本稿では,将来の製品性能の予測を行なうため,インタプリタの性能(CPI)を分析している.複数種のインタプリタを複数種のホスト上に構築して,命令頻度とともに実行時間を計測した結果,コアループが44~70%占めていることが判った.また,上位約20命令の処理時間と頻度から見積もったCPU時間は実測値とほぼ同等であり,見積りの正確性を示している.Architectural emulation technique using high-performance microprocessors is a cost-effective tool for developing a new computer product with keeping the binary compatibility. Especially the interpreter written in C language, based on simple structure and architecture-free implementation, is practical in development-cost, quality and maintainability. Here, CPI (Clock cycles Per Instruction) of interpreters is analyzed in order to forecast the future product performance. Through the analysis by counting frequency of each instruction and measuring emulation time of several interpreters versions on multiple host architectures, it appears that the core-loop wastes 44 to 70 percent of time. This paper also shows that an estimated total CPU time, calculated from top-twenties of each instruction's time and frequency, is well matched to the real emulation time, thus, it is useful to prospect the real performance.

著者

近江谷 康人 天野 英晴

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D, 情報・システム (ISSN:18804535)

巻号頁・発行日

vol.91, no.2, pp.413-434, 2008-02-01

被引用文献数

1

---

市販の高性能マイクロプロセッサを用いてバイナリー互換を実現するアーキテクチャエミュレーションは,コンピュータシステムの開発効率の向上に有効な手法である.中でもC言語実装によるインタプリタ方式は,動作原理が単純で,ホストアーキテクチャ依存度が低いなどの特徴をもち,開発費,設計品質,保守性の点で有利である。本論文は,C言語実装によるインタプリタの速度性能を,5種類のレガシー命令セット(Simplescalar PISAとその変形版, PowerPC, M32R, SH4),2種類のRISCホスト,3〜5種類の実装方式による計45種類のエミュレータ試作により評価した.この結果,高性能なマイクロプロセッサを用いC言語でインタプリタを実装すると,(1)インタプリタの共通処理部(コアループ)の処理時間の比率が70〜80%と高くコアループの試作で速度性能の目安が付くこと,(2)C言語に適合したコアループの実装(改良function方式)によりエミュレーション性能が1.3〜2.2倍までに性能向上し,アセンブリ言語記述の80%程度の性能が実現できること,が明らかになった.