- 著者
-
谷口 謙二郎
宮瀬 紘平
梶原 誠司
イリスポメランツ
スダカーM レディー
- 出版者
- 一般社団法人情報処理学会
- 雑誌
- 情報処理学会研究報告システムLSI設計技術(SLDM) (ISSN:09196072)
- 巻号頁・発行日
- vol.2002, no.113, pp.85-90, 2002-11-27
本論文では、多重スキャン設計に対するテストデータ量削減手法を提案する。提案手法は2段階でデータ圧縮を実現する。最初に、ATPGで生成したテスト集合を符号化し、多重スキャンに印加スキャンインのテスト入力数を削減する。次に、符号化したテスト集合のデータ量を、統計符号化技術によりさらに削減し、それぞれのテストピンに印加するスキャンインベクトル長を削減する。統計的符号化ではハフマン符号を用いる。スキャンインベクトル長の削減により、テストロード時間とテストデータ量が削減される。ISCAS-89ベンチマーク回路に対する実験結果では、提案手法が、圧縮テスト集合のテストデータ量を平均21.5%に削減できることを示す。In this paper we propose a new method of test date compression for multiple scan chain designs. The proposed method consists of two phase of data compression. In the first phase, ATPG test vectors applied to multiple scan chains are encoded to reduce the number of test input pins and thus reduce the test data volume. In the second phase, the encoded test vectors are compressed further using statistical encoding to reduce the length of the test sequences applied to each test pin. This reduces test loading time and test data volume. Experimental results for large ISCAS-89 benchmark circuits show that the proposed method reduced the test date volume to 21.5% on average.