Ceek.jp Altmetrics (α ver.)
文献ランキング
合計
1ヶ月間
1週間
1日間
文献カレンダー
新着文献
すべて
2 Users
5 Users
10 Users
新着投稿
Yahoo!知恵袋
レファレンス協同データベース
教えて!goo
はてなブックマーク
OKWave
Twitter
Wikipedia
検索
ウェブ検索
ニュース検索
ホーム
文献一覧: 竹内 義昭 (著者)
2件
1
0
0
0
43nmCMOS技術を用いた120mm^2 16Gb多値NANDフラッシュメモリの開発(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
著者
中村 大
神田 和重
小柳 勝
山村 俊雄
細野 浩司
吉原 正浩
三輪 達
加藤 洋介
Mak Alex
Chan Siu Lung
Tsai Frank
Cernea Raul
Le Binh
牧野 英一
平 隆志
大竹 博之
梶村 則文
藤村 進
竹内 義昭
伊東 幹彦
白川 政信
鈴木 裕也
奥川 雄紀
小島 正嗣
米谷 和英
有薗 尚倫
久田 俊記
宮本 晋示
野口 充宏
八重樫 利武
東谷 政昭
伊藤 文俊
亀井 輝彦
亀井 輝彦
丸山 徹
井納 和美
大島 成夫
大島 成夫
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. ICD, 集積回路
(
ISSN:09135685
)
巻号頁・発行日
vol.108, no.6, pp.25-29, 2008-04-10
被引用文献数
10
43nm CMOSテクノロジを用いた16ギガビット4値NANDフラッシュメモリを開発した.66NANDと新規コントロールゲートドライバー回路を用いた構成とし、アレー上にパワーバス配線を配することでチップサイズ120mm^2を実現し、micro SDカードへ実装可能とした.デュアルステージドライバーを用いることで1.8V VCCQで25nsのサイクルタイムを実現した.
1
0
0
0
NANDフラッシュメモリ技術動向および113mm^2 32Gb 3b/cell NANDフラッシュメモリ(メモリ技術)
著者
二山 拓也
藤田 憲浩
常盤 直哉
進藤 佳彦
枝広 俊昭
亀井 輝彦
那須 弘明
岩井 信
加藤 光司
福田 康之
金川 直晃
安彦 尚文
松本 雅英
姫野 敏彦
橋本 寿文
劉 逸青
Chivongodze Hardwell
堺 学
丁 虹
竹内 義昭
梶村 則文
梶谷 泰之
櫻井 清史
柳平 康輔
鈴木 俊宏
並木 裕子
藤村 朋史
丸山 徹
渡辺 寿治
原 毅彦
大島 成夫
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. ICD, 集積回路
(
ISSN:09135685
)
巻号頁・発行日
vol.109, no.2, pp.39-42, 2009-04-06
32nmCMOS製造プロセスを用いて3ビット/セルの多値技術を持った32GビットのNANDフラッシュメモリを開発した。微細化と3ビット/セル技術の導入により、チップサイズ113mm2を実現した。プレスリリースされている32GビットNANDフラッシュとしては世界最小かつ最高密度であり、マイクロSDカードに実装できるNANDフラッシュメモリとしては世界最大容量を実現した。本発表では、最近のNANDフラッシュメモリの技術動向に関してもあわせて紹介する。