著者

亀井 輝彦 Li Yan Lee Seungpil 大和田 健 Nguyen Hao Nguyen Qui Mokhlesi Nima Hsu Cynthia Li Jason Ramachandra Venky 東谷 政昭 Pham Tuan 渡邉 光恭 本間 充祥 渡辺 慶久 井納 和美 Le Binh Woo Byungki Htoo Khin Tseng Tai-Yuan Pham Long Kim Kwang-ho Chen Yi-Chieh She Min Yuh Jong Chu Alex Chen Chen Puri Ruchi Lin Hung-Szu Chen Yi-Fang Mak William Huynh Jonathan Chan Jim Yang Daniel Shah Grishma Souriraj Pavithra Tadepalli Dinesh Tenugu Suman Gao Ray Popuri Viski Azarbayjani Behdad Madpur Ravindra Lan James Yero Emilio Pan Feng Hong Patrick Kang Jang Yong Moogat Farookh Fong Yupin Cernea Raul Huynh Sharon Trinh Cuong Mofidi Mehrdad Shrivastava Ritu Quader Khandker QUADER Khandker

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)

巻号頁・発行日

vol.112, no.15, pp.7-12, 2012-04-16

---

19nm製造プロセスを用い、シングルチップとしては最大容量となる128Gb 3-bit/cell NAND型フラッシュメモリを開発した。NAND型フラッシュメモリとしては最大のGb/mm^2である、チップサイズ170mm^2を実現した。3-bit per cellでありながら、All Bit-Line(ABL)アーキテクチャ、Air Gap技術、400MbpsトグルモードI/Oインターフェースの採用により、標準BCH ECCにおいても18MB/sの書き込みスループットを実現した。

著者

柴田 昇 神田 和重 久田 俊記 磯部 克明 佐藤 学 清水 有威 清水 孝洋 杉本 貴宏 小林 智浩 犬塚 和子 金川 直晃 梶谷 泰之 小川 武志 中井 潤 岩佐 清明 小島 正嗣 鈴木 俊宏 鈴木 裕也 境 新太郎 藤村 朋史 宇都宮 裕子 橋本 寿文 御明 誠 小林 直樹 稲垣 泉貴 松本 勇輝 井上 諭 鈴木 良尚 何 東 本多 泰彦 武者 淳二 中川 道雄 本間 充祥 安彦 尚文 小柳 勝 吉原 正浩 井納 和美 野口 充宏 亀井 輝彦 加藤 洋介 財津 真吾 那須 弘明 有木 卓弥 Chibvongodze Hardwell 渡邉 光恭 丁 虹 大熊 直樹 山下 竜二 Liang Guirong Hemink Gertjan Moogat Farookh Trinh Cuong 東谷 政昭 Pham Tuan 金澤 一久

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)

巻号頁・発行日

vol.112, no.15, pp.1-5, 2012-04-16

---

世界最小の19nmのデザインルールを用いて64Gb多値(2bit/cell)NANDフラッシュメモリを開発した。片側All-bit-Line S/A構成、1plane構成によりチップサイズは112.8mm^2。ビット線バイアスアクセラレーション及び"BC"State-First書込みアルゴリズムにより、書き込みパフォーマンスは15MB/sを実現。プログラムサスペンド機能とイレーズサスペンド機能により、リードレイテンシー時間は大幅に短縮。400Mb/s/pin 1.8Vの高速Toggle mode InterfaceをNANDフラッシュメモリとしては初めて搭載した。

著者

中村 大 神田 和重 小柳 勝 山村 俊雄 細野 浩司 吉原 正浩 三輪 達 加藤 洋介 Mak Alex Chan Siu Lung Tsai Frank Cernea Raul Le Binh 牧野 英一 平 隆志 大竹 博之 梶村 則文 藤村 進 竹内 義昭 伊東 幹彦 白川 政信 鈴木 裕也 奥川 雄紀 小島 正嗣 米谷 和英 有薗 尚倫 久田 俊記 宮本 晋示 野口 充宏 八重樫 利武 東谷 政昭 伊藤 文俊 亀井 輝彦 亀井 輝彦 丸山 徹 井納 和美 大島 成夫 大島 成夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)

巻号頁・発行日

vol.108, no.6, pp.25-29, 2008-04-10

被引用文献数

10

---

43nm CMOSテクノロジを用いた16ギガビット4値NANDフラッシュメモリを開発した.66NANDと新規コントロールゲートドライバー回路を用いた構成とし、アレー上にパワーバス配線を配することでチップサイズ120mm^2を実現し、micro SDカードへ実装可能とした.デュアルステージドライバーを用いることで1.8V VCCQで25nsのサイクルタイムを実現した.