著者
竹本 卓 竹中 康晴 皆川 勉 小泉 友弘 牛島 康之 柳田 直昭 小原 靖生 田中 幸一 藤田 康彦
出版者
一般社団法人電子情報通信学会
雑誌
電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)
巻号頁・発行日
vol.104, no.366, pp.1-6, 2004-10-15

3.5Mpolygon/secの3DCGエンジン、15fps@QVGAのMPEG4 codecエンジン、最大2MpixelのJPEGエンジン、カメラI/F、SDカードI/F、LCD I/F、および20MbitのDRAMをIchipに集積した携帯機器向けメディアプロセッサT4Gの開発について述べる。3DCGエンジンは東芝のコンフィギュアラブルプロセッサMePを応用することにより実現されている。DRAMを内蔵したことにより、3Dエンジンとメモリ間のバンド幅は2Gbyte/secに達する。このチップでは、0.13um CMOS DRAM混載プロセスを使用し、20Mtransistorのロジックと20MbitのDRAMを集積した。3DCG処理時の最大消費電力は170mWである。
著者
竹本 卓 竹中 康晴 皆川 勉 小泉 友弘 牛島 康之 柳田 直昭 小原 靖生 田中 幸一 藤田 康彦
出版者
一般社団法人情報処理学会
雑誌
情報処理学会研究報告システムLSI設計技術(SLDM) (ISSN:09196072)
巻号頁・発行日
vol.2004, no.102, pp.75-80, 2004-10-22
被引用文献数
2

3.5Mpolygon/secの3DCGエンジン、15fps@QVGAのMPEG4 codecエンジン、最大2MpixelのJPEGエンジン、カメラI/F、SDカードI/F、LCD I/F、および20MbitのDRAMを1chipに集積した携帯機器向けメディアプロセッサT4Gの開発について述べる。3DCGエンジンは東芝のコンフィギュアラブルプロセッサMePを応用することにより実現されている。DRAMを内蔵したことにより、3Dエンジンとメモリ間のバンド幅は2GByte/secに達する。このチップでは、0.13um CMOS DRAM混載プロセスを使用し、20Mtransistorのロジックと20MbitのDRAMを集積した。3DCG処理時の最大消費電力は170mWである。A media processor named T4G is described. T4G integrates 3.5M polygon/sec 3D Graphic engine, 15fps@QVGA MPEG4 engine, 2M pixel JPEG engine and 20Mbit DRAM into a single chip. It also provides several peripheral interfaces such as Camera I/F and LCDC. The 3D graphics engine was designed based on a Toshiba's configurable processor MeP (Media embedded Processor). Using eDRAM, the bandwidth between the 3D engine and the frame buffer reaches 2GByte/sec. This chip is fabricated using 0.13um CMOS technology and consumes maximum 170mW during 3D graphics operation.