著者

若林 一敏

出版者

一般社団法人 電子情報通信学会

雑誌

電子情報通信学会 基礎・境界ソサイエティ Fundamentals Review (ISSN:18820875)

巻号頁・発行日

vol.6, no.1, pp.37-50, 2012-07-01 (Released:2012-07-01)

参考文献数

21

被引用文献数

2 5

---

CやC++言語等のプログラム記述から,ASICやFPGAを設計するためのRTL記述を合成する「高位合成」技術の概要を述べる.まず,LSIの設計工程とその自動化の歴史と,LSIの大規模化による設計自動化の必然性について説明する.次に,高位合成技術の原理を工程ごとに解説する.高位合成は設計効率化以外に高性能化,低電力化,高信頼性化,再利用性の向上など様々な効果がある.なぜ,そのような効果が得られるかを,技術面から解説する.また,高位合成のターゲットアーキテクチャであるFSM(Finite State Machine)とデータパスからなるFSMDアーキテクチャ処理効率をCPUと比較して議論する.高位合成は基本原理が確立されプロトタイプシステムが出てから実用化まで長い時間がかかった.非常に広範な最適化技術の実装が必要だからである.これらの中から代表的な幾つかの技術を議論する.また,高位合成技術はアルゴリズム系のデータ処理回路だけでなく,制御系回路にも有効であることを示す.次に,ハードウェア向けのC記述の基本の考え方を紹介し,最後に,近年適用が広まっているFPGA向けの高位合成技術やそれを利用した新しい応用分野を紹介する.

著者

酒井 完 青山 哲也 高橋 渡 本田 晋也 中本 幸一 若林 一敏

雑誌

DAシンポジウム2018論文集

巻号頁・発行日

vol.2018, pp.69-74, 2018-08-22

---

本稿では,積和演算ライブラリを高位合成ツール上で実現するフローを提案する.まず,既存の高位合成ツール上の FIR フィルタ専用ライブラリで実現されているハードウェア構造を一般化し,本ハードウェア構造は従来適用対象であったパイプライン回路だけでなく順序回路においても使用可能であること,また DSP ブロックの適切な利用により高性能なデザイン生成が可能であることを示した.高位合成ツール上で本ハードウェア構造を実現する為,積和演算ライブラリ関数の呼出し部を適切な単位で分割し,各分割単位を多サイクル入力型のパイプライン演算器として合成するフローを提案した.本フローを高位合成ツール CyberWorkBench (R) 上に構築し,より高性能なデザインが得られていることを確認した.

著者

中村 祐一 若林 一敏 藤田 友之 吉川 浩 前田 直孝

雑誌

全国大会講演論文集

巻号頁・発行日

vol.46, pp.163-164, 1993-03-01

---

論理合成システムVarchsynにおいては、テクノロジ独立な回路規模の最小化に論理多段化を用いている。論理多段化は回路の論理的に共通な部分を抽出して回路規模を減少させていく最小化手法である。Varchsynの論理多段化は、対称関数の考慮、論理式の否定を考慮したプール代数的多段化を短い処理時間で実行することができる。本稿では、この論理多段化手法、及びベンチマークデータを用いたVarchsyn上での評価結果について述べる。

著者

粟島 亨 戸井 崇雄 中村 典嗣 紙 弘和 加藤 吉之介 若林 一敏 宮澤 義幸 李 京

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.103, no.578, pp.23-28, 2004-01-15

被引用文献数

22

---

動的再構成可能プロセッサDRP(Dynamically Reconfigurable Processor)のCコンパイル環境について報告する.C言語ベースの動作合成エンジンをフロントエンドとすることでDRPに対するソフトウエアライクな開発環境を実現した.C言語の動作記述から自動スケジューラにより制御回路(FSM)とデータパス回路が合成される.制御回路はDRPの状態遷移コントローラー(STC)にマッピングされ,データパス回路は複数のコンテキストに分割された上でPEアレイにマッピングされる.フロントエンド合成とバックエンド合成は統合開発環境により密に統合され,直観的なGUIが提供される.実チップ上のシンボリックデバッグが可能なオンチップ・デバッガも備えた.