著者

西井 修 荒川 文男 石橋 孝一郎 中野 定樹 志村 隆則 鈴木 敬 橘 貢 戸塚 米太郎 津野田 賢伸 内山 邦男 山田 哲也 服部 俊洋 前島 英雄 中川 典夫 成田 進 関 光穂 島崎 靖久 里村 隆一 高須賀 知哉 長谷川 淳

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. ICD, 集積回路

巻号頁・発行日

vol.98, no.23, pp.17-24, 1998-04-24

被引用文献数

6

---

2命令を同時に実行し、チップサイズが58mm^2のマイクロプロセッサを開発した。0.25ミクロン, 5層配線CMOSプロセスを用い、200MHz動作時の消費電力は1.2Wである。本報告は、チップ概要、低電力のための機構、および高性能化のために行った設計内容について述べる。浮動小数点演算の高性能化のため、1クロックにつき7個の単精度浮動小数点演算を処理可能なグラフィックFPU、およびサポート命令を設けた。このグラフィックFPUは2ステージ構成の4元内積(積和)演算器を有する。該内積演算器のディレイ(シミュレーション値)は3.69nsである。