著者

津野田 賢伸 高田 雅士 秋田 庸平 田中 博志 佐藤 真琴 伊藤 雅樹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.451, pp.37-41, 2005-11-24

被引用文献数

31 7

---

動的に機能を変更可能なALUを二次元配列状に接続した演算セルアレイをベースとし, 各種ホストCPUと接続可能なディジタルメディア処理向け動的再構成プロセッサであるフレキシブルエンジン(Flexible Engine/Generic ALU array, FE-GA)を開発した.FE-GAは, 自由度の高い内部データ転送を可能とするクロスバネットワーク, 多バンクの演算用ローカルメモリに加え, コンフィギュレーションデータの効率的な2レベルの階層記憶とバックグラウンド転送, および自律的に動作するシーケンス制御を可能とする周辺機能モジュールを備え, 独立性の高いサブシステムとして動作することを特徴とする.

著者

佐藤 真琴 田中 博志 津野田 賢伸 高田 雅士 秋田 庸平 伊藤 雅樹

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)

巻号頁・発行日

vol.105, no.451, pp.55-60, 2005-11-24

被引用文献数

10

---

無線LANや音声・画像処理等, 規格が次々に生まれ, 高い処理性能が要求される分野において動的再構成可能プロセッサが注目を集めている.我々は同プロセッサとして, 性能面積比の向上を狙ったFE-GAの研究開発を進めている.本論文では, Fast Fourier Transform (FFT)のFE-GA向けアルゴリズムの考案, FE-GAへのマッピング, 主演算器利用率と呼ぶ性能評価指標の提案, 及び性能評価を行った.その結果, 2048点FFTに対して乗算器に対する主演算器利用率は96%となり, 本アーキテクチャはFFTに対して性能面積比が高いことがわかった.

著者

本間 雅行 田村 亮 戸川 望 柳澤 政生 大附 辰夫 佐藤 真琴

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.108, no.224, pp.7-12, 2008-09-22

---

近年のディジタル機器においては,多種多様で,膨大なデータを短時間で処理することが要求されている.このような要求に応える新たなアーキテクチャとして,多数の演算器を並列に動作させることができる再構成型プロセッサがある.ここでは,ディジタルメディア処理向け動的再構成プロセッサFE-GA(Flexible Engine/Generic ALU array)に注目する.現在,FE-GAの開発ツールに関してはまだ確立されていない.そこで本稿では,FE-GAへの設計を容易にし,開発コストを軽減するFE-GAマッピングアルゴリズムを提案する.このアルゴリズムは特定のデータフローグラフ(DFG)を入力とすることで,FE-GAへのマッピング結果を生成,変換し,FE-GA専用のアセンブリ言語を自動生成するものである.この自動生成したアセンブリ言語をFEEditorと呼ばれる専用ツールに読み込ませることでマッピング自動化を実現する.提案手法では,DFGの入力側から出力側に向かってレベル順にノードを一つ一つFE-GAの演算セルアレイに配置配線していく.最初にマッピングするノードを優先的に左上にマッピングすることとし,それ以降のノードは,マッピングしたいノードの入力データを出力するノードの位置により,その位置を決定する.この過程を繰り返すことでマッピングを実現する.8つのDFGに対し提案手法を適用しサイクル数および実行時間を算出した.すべてのDFGでマッピングを実現することができた.