- 著者
- 高田 雅士
- 出版者
- 績文堂出版
- 雑誌
- 歴史学研究 = Journal of historical studies (ISSN:03869237)
- 巻号頁・発行日
- no.970, pp.17-34, 2018-05
- 著者
- 津野田 賢伸 高田 雅士 秋田 庸平 田中 博志 佐藤 真琴 伊藤 雅樹
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)
- 巻号頁・発行日
- vol.105, no.451, pp.37-41, 2005-11-24
- 被引用文献数
- 31 7
動的に機能を変更可能なALUを二次元配列状に接続した演算セルアレイをベースとし, 各種ホストCPUと接続可能なディジタルメディア処理向け動的再構成プロセッサであるフレキシブルエンジン(Flexible Engine/Generic ALU array, FE-GA)を開発した.FE-GAは, 自由度の高い内部データ転送を可能とするクロスバネットワーク, 多バンクの演算用ローカルメモリに加え, コンフィギュレーションデータの効率的な2レベルの階層記憶とバックグラウンド転送, および自律的に動作するシーケンス制御を可能とする周辺機能モジュールを備え, 独立性の高いサブシステムとして動作することを特徴とする.
- 著者
- 早瀬 清 吉田 裕 亀井 達也 芝原 真一 西井 修 服部 俊洋 長谷川 淳 高田 雅士 入江 直彦 内山 邦男 小高 俊彦 高田 究 木村 啓二 笠原 博徳
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. ICD, 集積回路 (ISSN:09135685)
- 巻号頁・発行日
- vol.107, no.76, pp.31-35, 2007-05-24
低消費電力と高性能を備えた、4320MIPS4プロセッサSOCを90nmプロセスで設計した。それぞれのプロセッサには、32KBのデータキャッシュを内蔵しており、プロセッサ間のデータキャッシュのコヒーレンシを維持するためのモジュールを内蔵する。プロセッサ毎に処理量に応じた周波数制御と、プロセッサ間のデータキャッシュのコヒーレンシを維持するスリープモードの採用により、低電力を実現する。
2 0 0 0 OA リアルタイム組込みシステム向けのリソースパーティショニング用ハードウェア支援技術の開発
- 著者
- 本村 哲朗 近藤 雄樹 山田 哲也 高田 雅士 仁藤 拓実 野尻 徹 十山 圭介 斎藤 靖彦 西 博史 佐藤 未来子 並木 美太郎
- 雑誌
- 研究報告組込みシステム(EMB)
- 巻号頁・発行日
- vol.2013-EMB-28, no.28, pp.1-6, 2013-03-06
今日の組込みシステムは,リアルタイム制御と情報処理のような独立の複数の機能を扱う必要があり,マルチコア上への搭載が有効である.この時,リソース保護のため,仮想化の一技術であるリソースパーティショニングが必要となる.我々は,リアルタイム性の実現に向けリソースパーティショニングのオーバヘッドを削減する,ハードウェア支援技術ExVisor/XVSを開発した.その主要技術は物理アドレス管理モジュールPAM*で,組込みシステムのメモリ利用方法の特徴を活かした階層のないページテーブルによるダイレクトなアドレス変換で高速化を図る.RTLシミュレーションとFPGA実装で評価を行った結果,シングルコアと比較してリソースアクセス時のオーバヘッドは高々5.6%であることを確認した.*PAM : Physical Address Management module
- 著者
- 高田 雅士
- 出版者
- 京都民科歴史部会
- 雑誌
- 新しい歴史学のために = For new historical science (ISSN:09123296)
- 巻号頁・発行日
- no.293, pp.54-63, 2018-12
- 著者
- 佐藤 真琴 田中 博志 津野田 賢伸 高田 雅士 秋田 庸平 伊藤 雅樹
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム (ISSN:09135685)
- 巻号頁・発行日
- vol.105, no.451, pp.55-60, 2005-11-24
- 被引用文献数
- 10
無線LANや音声・画像処理等, 規格が次々に生まれ, 高い処理性能が要求される分野において動的再構成可能プロセッサが注目を集めている.我々は同プロセッサとして, 性能面積比の向上を狙ったFE-GAの研究開発を進めている.本論文では, Fast Fourier Transform (FFT)のFE-GA向けアルゴリズムの考案, FE-GAへのマッピング, 主演算器利用率と呼ぶ性能評価指標の提案, 及び性能評価を行った.その結果, 2048点FFTに対して乗算器に対する主演算器利用率は96%となり, 本アーキテクチャはFFTに対して性能面積比が高いことがわかった.