著者

小林 悠記 小林 真輔 坂主 圭史 武内 良典 今井 正治

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.45, no.5, pp.1311-1321, 2004-05-15

被引用文献数

14

---

本稿では,コンフィギュラブルなVLIW プロセッサのアーキテクチャモデルに基づいたプロセッサ仕様記述から,合成可能なHDL 記述を生成する手法を提案する.本生成手法では,パイプラインステージの数やスロットの数,発行された命令を適切なリソースに割り付けるディスパッチ処理のルールなどを変更することが可能である.これらの変更パラメータや各命令の動作は,プロセッサ仕様記述中に表現されてり,VLIW プロセッサのパイプライン制御を含む制御部,命令デコーダ部,データパスはこのプロセッサ仕様記述から生成される.提案手法で用いるプロセッサ仕様記述の記述量は小さく,変更量もまた小さいため,提案手法を用いることで,設計者は効果的に設計空間探索をすることができる.評価実験では,約8 時間で36 種類のプロセッサ仕様を記述でき,その記述量は生成されるHDL 記述の記述量と比較して約82%削減できることを確認した.This paper proposes a synthesizable HDL code generation method using a processor speciffication description based on a configurable VLIW processor model.The proposed approachcan change the number of pipeline stages,the number of slots,and a dispatching rule that manages issued operations assigned to resources,and these parameters and each instruction behavior are represented in the processor specification description.The control logic including the pipeline controller,the decode logic,and the data path for VLIW processor are generated from the processor specification.Designers can explore ASIP design space using the proposed approach effectively,because the amount of description is small and the modification cost is also small.Using this approach,it took about eight hours to design 36 VLIW processors. Moreover,this approach provides a 82%reduction on the average compared to the description of the HDL code.

著者

坂主 圭史 廣森 聡仁 今村 多一郎 岡本 潤也 稗田 拓路 武内 良典 今井 正治 北道 淳司 東野 輝夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.109, no.201, pp.45-50, 2009-09-17

被引用文献数

4

---

多数の負傷者が同時に発生する災害現場では,短時間で多くの負傷者を処置し医療機関へ搬送するために,紙製のタッグが用いられている.紙製のタッグを用いたトリアージは,最新の負傷者の状態を反映できない.そこで,負傷者に生体情報を収集する機器を装着し,無線ネットワークで負傷者の生体情報をリアルタイムで監視する災害医療支援ネットワークが提案されている.本稿では,災害医療支援ネットワークにおいて使用し,比較的軽傷な負傷者に装着して生体情報を収集する軽傷者用負傷者端末について提案する.

著者

井田 健太 坂主 圭史 武内 良典 今井 正治

雑誌

研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2012-SLDM-155, no.27, pp.1-6, 2012-02-24

---

本研究では,シミュレーション精度をシミュレーション中に変更可能なプロセッサ・シミュレータを提案する.提案プロセッサシミュレータは,シミュレーション中に外部のハードウェアモデルより割り込みが要求されたときに,シミュレーション精度を命令精度からサイクル精度に変更することによりリアルタイムシステムで重要な割り込みの応答サイクル数を,シミュレーションの速度を落とすこと無く評価することができる.実験では,提案シミュレータの,外部のモデルからの割り込みに対する応答と,シミュレーション速度を計測することにより,本手法がシミュレーション速度を犠牲にせずに割り込みの応答サイクル数を計測できることを確認した.