著者

小林 悠記 小林 真輔 坂主 圭史 武内 良典 今井 正治

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.45, no.5, pp.1311-1321, 2004-05-15

被引用文献数

14

---

本稿では,コンフィギュラブルなVLIW プロセッサのアーキテクチャモデルに基づいたプロセッサ仕様記述から,合成可能なHDL 記述を生成する手法を提案する.本生成手法では,パイプラインステージの数やスロットの数,発行された命令を適切なリソースに割り付けるディスパッチ処理のルールなどを変更することが可能である.これらの変更パラメータや各命令の動作は,プロセッサ仕様記述中に表現されてり,VLIW プロセッサのパイプライン制御を含む制御部,命令デコーダ部,データパスはこのプロセッサ仕様記述から生成される.提案手法で用いるプロセッサ仕様記述の記述量は小さく,変更量もまた小さいため,提案手法を用いることで,設計者は効果的に設計空間探索をすることができる.評価実験では,約8 時間で36 種類のプロセッサ仕様を記述でき,その記述量は生成されるHDL 記述の記述量と比較して約82%削減できることを確認した.This paper proposes a synthesizable HDL code generation method using a processor speciffication description based on a configurable VLIW processor model.The proposed approachcan change the number of pipeline stages,the number of slots,and a dispatching rule that manages issued operations assigned to resources,and these parameters and each instruction behavior are represented in the processor specification description.The control logic including the pipeline controller,the decode logic,and the data path for VLIW processor are generated from the processor specification.Designers can explore ASIP design space using the proposed approach effectively,because the amount of description is small and the modification cost is also small.Using this approach,it took about eight hours to design 36 VLIW processors. Moreover,this approach provides a 82%reduction on the average compared to the description of the HDL code.

著者

坂主 圭史 廣森 聡仁 今村 多一郎 岡本 潤也 稗田 拓路 武内 良典 今井 正治 北道 淳司 東野 輝夫

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会技術研究報告. VLD, VLSI設計技術 (ISSN:09135685)

巻号頁・発行日

vol.109, no.201, pp.45-50, 2009-09-17

被引用文献数

4

---

多数の負傷者が同時に発生する災害現場では,短時間で多くの負傷者を処置し医療機関へ搬送するために,紙製のタッグが用いられている.紙製のタッグを用いたトリアージは,最新の負傷者の状態を反映できない.そこで,負傷者に生体情報を収集する機器を装着し,無線ネットワークで負傷者の生体情報をリアルタイムで監視する災害医療支援ネットワークが提案されている.本稿では,災害医療支援ネットワークにおいて使用し,比較的軽傷な負傷者に装着して生体情報を収集する軽傷者用負傷者端末について提案する.

著者

藤井 裕也 武内 良典 今井 正治

雑誌

情報処理学会論文誌 (ISSN:18827764)

巻号頁・発行日

vol.54, no.7, pp.1883-1891, 2013-07-15

---

本論文では,VLIWプロセッサのための電力制約を考慮した命令スケジューリング手法を提案する.近年,組込みプロセッサは家電製品や携帯電話など様々な製品で用いられる.これらの組込みプロセッサの中には,消費電力に制約がある中で高い性能を発揮することが求められるものもある.低消費電力で高い性能を期待できるプロセッサとして,VLIW(Very Long Instruction Word)プロセッサがある.VLIWプロセッサは複数の演算を同時に実行できるため演算処理能力が高いが,同時に処理する演算の組合せによって消費電力が大きく異なるため,ピーク電力が高くなってしまう可能性がある.そこで,VLIWプロセッサのための電力制約を考慮した命令スケジューリング手法を提案する.本スケジューリング問題を電力制約下で実行サイクル数を最小化する最適化問題と定式化し,この問題の最適解を求めるアルゴリズムを示す.その後,この問題の準最適解を求めるアルゴリズムを提案し,最適解との比較を行う.評価実験では,パイプライン構造とマルチサイクル命令を持つプロセッサに対し様々な電力制約のもとでベンチマークプログラムへのスケジューリングを行い,スケジューリング時間と得られたスケジュールの性能を比較した.その結果,提案するアルゴリズムでは,短い命令列に対してはほぼ最適解と同等の解が得られること,最適解が1時間以内に求まらない問題に対しても準最適解を1ミリ秒以内に求められることを確認した.In this paper, an instruction scheduling for VLIW processors considering power constraints is proposed. In recent years, most products such as home electronics and mobile phones contain embedded processors, which are required high performance under the limited power. While Very Long Instruction Word (VLIW) processors can achieve high performance because they can execute several instructions simultaneously, they consume high power at the peak load. Therefore, an instruction scheduling for VLIW processors considering power constraints is proposed. This scheduling problem is defined as an optimization problem for minimizing execution cycles under the power constraint. The algorithms for searching optimal solutions and suboptimal solutions are proposed. Experimental results show that the proposed method can generate almost optimal scheduling results within enough short time for small problems. Scheduling results can be obtained within a millisecond for the input that the optimal solution cannot be obtained within an hour.

著者

井田 健太 坂主 圭史 武内 良典 今井 正治

雑誌

研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2012-SLDM-155, no.27, pp.1-6, 2012-02-24

---

本研究では,シミュレーション精度をシミュレーション中に変更可能なプロセッサ・シミュレータを提案する.提案プロセッサシミュレータは,シミュレーション中に外部のハードウェアモデルより割り込みが要求されたときに,シミュレーション精度を命令精度からサイクル精度に変更することによりリアルタイムシステムで重要な割り込みの応答サイクル数を,シミュレーションの速度を落とすこと無く評価することができる.実験では,提案シミュレータの,外部のモデルからの割り込みに対する応答と,シミュレーション速度を計測することにより,本手法がシミュレーション速度を犠牲にせずに割り込みの応答サイクル数を計測できることを確認した.