著者
松田 秀雄 宮腰 隆
出版者
一般社団法人情報処理学会
雑誌
情報処理学会論文誌 (ISSN:18827764)
巻号頁・発行日
vol.33, no.4, pp.560-569, 1992-04-15
被引用文献数
1

論理式を分離加法形式で表現すると 一般の加法形式に比べ項の数が増えるが 式に含まれる最小項の数が算出できるので トートロジィや論理式同士の包含関係の判定が容易となり また 文理値表濃度対関数の諸性質を調べるのに好都合であるほかにも 項の分離性を使ったPLAの検査容易化設計法への応用なども考えられ 重要な表現形式である本論文では分離加法形式を求める一手法(MA法と略)を提案し はじめに他の木形アルゴリズムであるCHANの方法(DT法)および笹尾の方法(SAS法)と比較している最小項で生成した二値入カニ値関数(12変数)の場合 DT法によって求めた分離加法形式の項数を基準にして SAS法で求めた結果では18%も増加し MA法では12%も項数の少ない分離加法形式が得られるMA法ではこのように精度が良い反面 SAS法 DT法に比べ数倍計算時間がかかるしかし これは関数の項数が多いからであって 数百個以下に限定するなら 多変数で MA法のほうがDT法より早くなるこの点に注目すると DT法 SAS法とMA法とを組み合わせて 計算速度をあまり落とさずに 精度を高める手法が考えられる次にこれらのDT-MA法 SAS-MA法の検討結果が与えられるさらに 四値入力二値関数のいくつかの計算例で 特に DT-MA法が多変数のとき 精度 計算時間両面からみて 優れていることを示す相当多変数の関数の真理値表濃度も計算できることが併せて示してある
著者
宮腰 隆 松田 秀雄 増野 武裕 畠山 豊正 山淵 龍夫 中嶋 芳雄
雑誌
全国大会講演論文集
巻号頁・発行日
vol.第51回, no.ハードウェア, pp.65-66, 1995-09-20

NANDゲートのみによる論理回路の設計は構造の一様性から集積回路化に適し,重要である.(文献[1])では,一線入力多段NANDゲート回路の一設計法(以下MA法と略)を述べているが,そこでは,関数を積和項表現で与え様々な操作を行っている.今回は,積和項表現の代わりにBDD(二分決定グラフ),あるいは,SBDD(共有二分決定グラフ)を用いて効率化できるところは効率化し,多出力関数も扱えるように,拡張している.