著者

宇田川 茂雄 山崎 松吾 伊東 香 川角 博 小室 孝志 野口 禎久 谷田貝 秀雄 藤原 博伸 藤川 清一 岡戸 靖一 田原 輝夫 井上 健 高橋 仁 野坂 正史 山下 一郎

出版者

日本物理教育学会

雑誌

物理教育 (ISSN:03856992)

巻号頁・発行日

vol.49, no.2, pp.196-209, 2001

---

専門委員の勤務校は,都立,国立,私立,全日制,定時制,普通科,工業科,男女共学,男子校,女子校,中学校併設などさまざまである。しかし,生徒のつまづきどころには,共通点があるように思われた。実際にそう言えるのか,またそれが事実ならばこの共通のつまづきの原因は何であるのか。その原因が分かれば,物理の理解を深めるのに役立つに違いない。また,陥りやすい過ちがはっきりしているならば,それをテーマにして実験をさせれば,新鮮な驚きを生み出し,「いつの間にか,物理現象について考えはじめてしまう」授業を創ることができるのではないかと考えた。今回は,力学に絞ってアンケート形式の調査間題をつくり,区立中学も含めてさまざまな学校学年での調査を行った。データを立体的に分析するために,個々人の1問1問の回答をデータベース化することにした。しかし,調査データは膨大であるので,個々人のデータベース化は全調査の一部約630名分である。後術の項目3に示すグラフは,このデータベースから抽出したデータに未入力データを一部追加したものに基づいている。項目4以降については,さらに未入力の追加データを利用していることもある。このため,分析対象によって総計などに違いもありうる。

著者

小室 孝 石井 抱 石川 正俊 吉田 淳

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-II, 情報・システム, II-パターン処理 (ISSN:09151923)

巻号頁・発行日

vol.84, no.1, pp.75-82, 2001-01-01

被引用文献数

39

---

本論文では, 高速ビジョンの特性を生かしたアルゴリズムを専用ハードウェア化することで画素数や速度の向上を図った新しいビジョンチップのアーキテクスチャを示す.また, 同アーキテクスチャに基づき, 0.6μmCMOSプロセスを使用し, 64×64画素を集積したチップを試作した.その動作報告を行う.

著者

小室 孝 鏡 慎吾 石川 正俊 片山 善夫

出版者

一般社団法人情報処理学会

雑誌

情報処理学会論文誌コンピューティングシステム(ACS) (ISSN:18827829)

巻号頁・発行日

vol.48, no.13, pp.106-116, 2007-08-15

参考文献数

18

---

超並列画像プロセッサの一種であるビジョンチップのプログラミングを容易にするために開発したビットレベルコンパイラについて報告する。本コンパイラは、(1) コード生成効率、(2) モジュールの再利用性、(3) ユーザ利便性の向上を目標に設計されており、C ベースの文法、並列演算と逐次演算の自動振り分け、任意のビット長に対する一般記法、ビットレベルコード最適化などを特徴とする。We report on a bit-level compiler which was developed for easy programming of a vision chip, that is a kind of massively parallel image processor. The compiler is designed aiming improvements of (1) code generation efficiency, (2) reusability of modules, (3) user convenience, and features C-based grammer, auto division of parallel and sequential processing, general notation of arbitrary bit-length, and bit-level code optimization.

著者

小室 孝 鈴木 伸介 石井 抱 石川 正俊

出版者

一般社団法人電子情報通信学会

雑誌

電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ (ISSN:09151915)

巻号頁・発行日

vol.81, no.2, pp.70-76, 1998-02

被引用文献数

57

---

本論文では汎用のプロセッシングエレメント(PE)を用いた新しいビジョンチップアーキテクチャを提案する.本アーキテクチャはロボットビジョンなどのさまざまな応用にも対応可能な十分な汎用性を保ちつつ, 多数のPEを1チップ上に集積するために非常にシンプルな構造をもっている.また, 視覚フイードバックに必要とされる1msのオーダでさまざまな視覚処理を行うことが可能であることをシュミレーションによって示した.更に, このアーキテクチャに基づいた試作チップをFPGAを用いて製作し, 動作を確認した.また, フォトディテクタ(PD)を含むフルカスタム回路の設計を行った.