著者
長田 康敬 河口 万由香 山田 親稔 宮城 武志
出版者
一般社団法人 電気学会
雑誌
電気学会論文誌C(電子・情報・システム部門誌) (ISSN:03854221)
巻号頁・発行日
vol.139, no.9, pp.958-963, 2019

<p>Asynchronous circuits are a technique in order to solve the some serious synchronous circuits' problems such as clock skew, power consumption and electromagnetic noise. In this paper, we designed histerisial variable-threshold gates based on neuron MOS transistors for asynchronous circuits. The proposed hysteresial variable-threshold gates are also expected usuful for neural networks or machine larning for the hysteresis, that is memory, characteristics. The developed gates having variable-threshold operations can be used to set a threshold of a neuron. The simulation results of hysteresial variable-threshold gates are provided with SPICE simulator. The synthesized hysterisial variable-threshold gates has three gate-inputs and two control wires. Then asynchronous half-adder is demonstrated as an arithmetic circuit example.</p>
著者
長田 康敬 河口 万由香 山田 親稔
出版者
一般社団法人 電気学会
雑誌
電気学会論文誌. D, 産業応用部門誌 (ISSN:09136339)
巻号頁・発行日
vol.139, no.2, pp.143-148, 2019

<p>In this paper, a design technique for ternary logic function circuits based on CMOS design are proposed. The circuits operate as B-ternary (binaric ternary) logic functions that are useful in asynchronous systems or self-checking circuits of fault-tolerant systems. Further, a special logic circuit, D-element, is proposed. D-element is designed for asynchronous systems like Mullers C-element in binary circuits. The circuits' SPICE simulations are provided to show their efficacy.</p>
著者
平田 哲兵 城間 康 宮城 武志 大城 美和子 我喜屋 千晶 仲程 基経 長田 康敬 玉城 史朗
出版者
日本テレワーク学会
雑誌
日本テレワーク学会研究発表大会予稿集
巻号頁・発行日
no.15, pp.26-31, 2013-07-06

本論文ではICTを活用した畜産分野における情報管理システムである「Pinza Cloud System」の概要について述べ,これを活用した畜産関係者,特に獣医学分野の研究者と農業者による共同での,テレワークによる家畜防疫体制の確立に関する可能性について議論する。またこれらのシステムを活用して地域畜産物である山羊のブランド化に挑戦する沖縄県多良間村での取り組みを取り上げ,システムの活用における課題を明らかにすることを目的とする。
著者
長田 康敬
出版者
琉球大学
雑誌
基盤研究(C)
巻号頁・発行日
2005

コンピュータの超高速化, 高機能化にともなって集積回路が超微細化加工されるに従い, 従来のクロックによる同期式システムの考えだけでは正しい動作が保障されないため, 要求/応答制御信号を用いた非同期システムが注目されている. 本研究では, 相対遅延モデルを提案し, これに基づく非同期システムやパイプラインシステムを設計し, これらをFPGA上に実装し, 評価を行うものである. 研究の途中で, D-素子や2線論理実装ライブラリ, また, 非同期システムの検証手法, 時相論理の新しい体系などを提案している.