著者

後藤 敏

雑誌

研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2011-SLDM-150, no.5, pp.1-2, 2011-05-11

著者

福井 啓 藤田 昌宏

雑誌

研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2011-SLDM-150, no.10, pp.1-6, 2011-05-11

---

近年大規模・高速化が求められる、HPC(High Performance Computing) の分野において、順調な大規模化が進む FPGA(Field Programmable Gate Array) を用いて実現しようという研究が報告されている。本研究は FPGA を用いて、特定分野における数値計算の高速化の実現を目指したものである。一般に計算アルゴリズムを FPGA 上で実装するには時間がかかる、また大きな労力が必要である。本研究では主要な計算部分はデータフローグラフを書くことによってハードウエアを記述できる高位合成ツールを用いており、開発期間の短さを利用して様々な実装の比較をした。本発表では、津波のシミュレータの実装を通して、様々な実装やアーキテクチャを速度の観点から比較をする。

著者

原田 裕基 松本 剛史 藤田 昌宏

雑誌

研究報告システムLSI設計技術(SLDM)

巻号頁・発行日

vol.2011-SLDM-150, no.12, pp.1-6, 2011-05-11

---

高位設計記述において、シミュレーションや形式的手法によって機能仕様に反する実行例(反例)が発見された場合、その反例や機能仕様を参照しながら、設計記述をデバッグする必要がある。本稿では、このように反例に基づくデバッグ作業を支援する手法を提案する。具体的には、与えられた反例および正しい実行例から、全てのテストパタンを正しく実行するための設計記述修正の候補を形式的に求める。これにより、設計者は、修正すべき箇所と修正方法の候補を得ることができ、より効率的にデバッグ作業を行えることが期待できる。提案手法では、反例入力パタンによって正しい実行結果を得るためには、どの変数値を実行値とは異なる値に置換すれば良いか、を SMT ソルバーを用いて解いている。加えて、効率的に修正候補を求めるために、設計を分割し、部分的にこれを適用する手法を提案する。実験により、提案手法によって、設計中の設計誤りを正す修正を求めることがでることを示す。

著者

後藤 正之 中村 一博 高木 一義 高木 直史

出版者

一般社団法人情報処理学会

雑誌

研究報告システムLSI設計技術(SLDM) (ISSN:09196072)

巻号頁・発行日

vol.2009, no.22, pp.79-84, 2009-02-26

---

コンピュータビジョンアルゴリズムの中で画像から直線の検出を行うハフ変換は,携帯機器や車載機器などの組込システムに用いられている.ハフ変換は処理する画像サイズが大きくなるにつれリアルタイムで処理することが難しくなる.そこで並列化による計算高速化の研究が行われてきている.本報告では画素について並列に計算するハフ変換回路において投票を無衝突化する手法を提案する.画素について並列に計算する際に発生する投票の衝突を解消する手法は,画像探索方向と丸め精度の工夫により投票の無衝突化を達成する.本手法に基づく画素並列ハフ変換回路は投票無衝突であり,本手法と以前提案した投票空間アクセス局所化を用いた画素並列ハフ変換回路は省メモリ,小面積で,投票の衝突を解消するための回路も不要である.提案手法と投票空間アクセス局所化手法を用いた画素並列ハフ変換回路について評価したところ,画像サイズを VGA,並列数を 16 としたとき,回路内に必要なメモリ量がθ並列ハフ変換回路の回路内メモリ量の約1%,必要クロックサイクル数はほぼ同じであることが確認できた.The Hough transform in computer vision algorithms is a method which detects lines from an image and is used in embedded systems such as cellular phones and vehicles because of the robustness. The more the number of pixel, the more difficult it is to process Hough transform in real-time. Thus, researchs on hardware acceleration which parallelize voting operations on the angular parameter θ have been done. In this report, we propose a method for eliminating vote collisions. Collision-free voting memory access is accomplished by selecting the direction of parallelism and changing accuracy of rounding. The voting memory accesses are collision-free. A pixel-parallel Hough transform circuit using collision-free and localized voting memory access is more memory efficient than a θ-parallel circuit and a pixel-parallel circuit, and collision-free. We have evaluated the circuit by comparing clock cycles and amount of memory in the circuit of the circuit and conventional circuits. We compared 16-parallel circuits for VGA image size, and the result shows that clock cycles are almost the same and the circuit has approximately 99% less amount of memory than a θ-parallel circuit.

著者

中嶋 将太 福井 正博

出版者

一般社団法人情報処理学会

雑誌

研究報告システムLSI設計技術(SLDM) (ISSN:09196072)

巻号頁・発行日

vol.2009, no.7, pp.129-134, 2009-01-22

---

近年, LSI の微細化,高性能化に伴い,設計時間の短期化や高性能を維持したままでの低消費電力化といったことが求められるようになった.これらの要求をかなえるために,デザインプロセスにおいて,高いレベルですばやく電力や遅延時間を見積もるということが非常に重要である.本稿では RTL における遅延マクロモデルの提案を行っている.このモデルはVdd, Vt のばらつきに対してトランジスタレベル並みの精度を目標としている.モデル化の手法,及び寄生容量の考慮などに関する検討内容と実験結果について示す.Recent, due to the rapid progress of LSI technology, efficient and low-power designs have been highly required to keep high performance. To satisfy these requests, it is very important to be able to explore the value of power and delay at a high-level early in the design process. This paper proposes a new efficient RTL delay macro-model to address these recent problems. The goal is to provide transistor-level accuracy at the RTL with Vt and Vdd variability. The Modeling algorithm that considers parasitic capacitances and experimental results are discussed.