- 著者
-
関 直臣
ジャオ レイ
小島 悠
池淵 大輔
長谷川 揚平
大久保 直昭
武田 晴大
香嶋 俊裕
白井 利明
宇佐美 公良
砂田 徹也
金井 遵
並木 美太郎
近藤 正章
中村 宏
天野 英晴
- 出版者
- 一般社団法人電子情報通信学会
- 雑誌
- 電子情報通信学会論文誌. D, 情報・システム (ISSN:18804535)
- 巻号頁・発行日
- vol.93, no.6, pp.920-930, 2010-06-01
本論文はパワーゲーティング(PG)を使った演算器レベルでの動的スリープ制御による消費電力削減機構の実装及び評価を行う.MIPS R3000のALUからシフタ,乗算器,除算器を分離し,それぞれを動的にパワーゲーティングを行う.省電力化を施したR3000コアと16kByteのL1キャッシュ,TLBを合わせて,ASPLA 90nmで試作チップGeyser-0としてテープアウトした.Geyser-0の性能,電力と面積をポストレイアウト後のシミュレーションにより評価した.この結果,4種類のアプリケーションについてリーク電力は平均約47%減らすことができた.一方,スリープ制御の実装によって生じたエリアオーバヘッドは41%であった.